存储器中的辅助AI处理的制作方法

存储器中的辅助ai处理
技术领域
1.本公开大体上涉及存储器，且更具体地说，涉及与存储器中的辅助人工智能(ai)处理相关联的设备和方法。


背景技术：

2.存储器装置通常提供为计算机或其它电子装置中的内部电路、半导体电路、集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可需要电力来维持其数据，且包含随机存取存储器(ram)、动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)等。非易失性存储器可通过在未被供电时保持所存储数据来提供永久性数据，且可包含nand快闪存储器、nor快闪存储器、只读存储器(rom)、电可擦除可编程rom(eeprom)、可擦除可编程rom(eprom)和电阻可变存储器，所述电阻可变存储器例如相变随机存取存储器(pcram)、电阻性随机存取存储器(rram)和磁阻随机存取存储器(mram)等。
3.存储器还用作易失性和非易失性数据存储装置以用于广泛范围的电子应用，包含但不限于，个人计算机、便携式记忆棒、数码相机、蜂窝电话、例如mp3播放器的便携式音乐播放器、影片播放器和其它电子装置。存储器单元可布置成阵列，其中所述阵列用于存储器装置中。
4.各种计算系统包含耦合到存储器(例如，存储器系统)的数个处理资源，所述存储器与执行指令集(例如，程序、应用程序等)相关联地被存取。处理资源可以执行指令以执行人工智能(ai)。处理资源可以专用于执行ai。ai可以包含学习和/或解决问题。举例来说，ai的特点可在于其具有解决问题和学习的能力，从而使解决问题的成功率随着时间和/或所识别的实例的增加而增加。ai还可包含感知对应于正在解决的问题的环境的能力。举例来说，ai可用以识别图像的特征，其中图像是所述环境，且利用识别的若干次成功和失败来改进特征识别的成功率。
附图说明
5.图1为根据本公开的数个实施例的呈包含存储器装置的计算系统形式的设备的框图。
6.图2为根据本公开的数个实施例的呈包含存储器装置和处理资源的计算机系统形式的设备的框图。
7.图3是根据本公开的数个实施例的包含多个层的实例存储器装置的框图。
8.图4是根据本公开的数个实施例的存储器装置和在存储器装置外部的多个处理资源的框图。
9.图5示出根据本公开的数个实施例的用于存储器中的辅助ai处理的方法的实例流程图。
10.图6示出可在其内执行用于使机器执行本文所论述的各种方法的指令集的计算机系统的实例机器。
具体实施方式
11.本公开包含涉及存储器中的辅助人工智能(ai)处理的设备和方法。ai可以包含机器学习。机器学习可以包含不使用显式指令，而是依赖于从数据集导出的模式和/或推理来执行任务。如本文中所使用，提到的ai还可包含提到的机器学习。机器学习可以包含训练神经网络，或使用训练好的神经网络进行推理，或两者兼而有之。
12.处理资源可被配置成执行与ai相吻合的操作。举例来说，处理资源可以执行用于电子邮件筛选、计算机视觉、数据挖掘和/或自然语言以及其它可以实施ai的领域的指令。处理资源可以是通用的，例如作为主机一部分的处理资源。在各种情况下，处理资源可以专用于ai。举例来说，处理资源可以包含ai芯片，所述ai芯片还可被称作ai加速器和/或ai处理资源。ai芯片也可被称作加速器。
13.ai芯片可以是用于ai应用程序的处理资源，所述ai应用程序包含神经网络(例如，人工神经网络)、机器视觉和/或机器学习。ai芯片可用于移动装置、物联网(iot)装置和其它执行数据密集型或传感器驱动任务的装置。
14.在一些情况下，ai芯片可以执行可以被转移到一不同处理资源的操作。将任务转移到不同处理资源可以增加ai芯片的效率，和/或可以降低ai芯片的复杂度。在处理资源与供ai芯片使用的数据共同位于一个存储器装置中的实例中，ai芯片的效率可以增加，这是由于将数据从存储器装置移动到处理资源会存在对应的时延。
15.从用于ai应用程序的处理资源中转移走任务可被称为存储器中的辅助ai处理。在一些实例中，协助ai芯片也可被视为辅助ai处理。举例来说，存储器装置可以通过准备供ai芯片使用的数据和/或通过准备由ai芯片产生的数据以存储在存储器装置中来辅助ai处理。存储器装置也可以通过处理由ai芯片产生和指定传递给ai芯片和/或例如主机等不同处理资源的数据来辅助ai处理。
16.在一些实例中，ai处理可以通过执行除准备数据以外可由ai芯片执行的操作来辅助。举例来说，存储器装置可以利用由存储器装置实施的神经网络来执行机器学习。供神经网络使用的数据可以由ai芯片产生，且神经网络的结果可以由ai芯片用来进行ai处理。如本文中所使用，ai处理可以包含执行用于ai的操作。机器学习操作可以包含用于机器学习的操作。
17.如本文中所使用，“数个”某物可指一或多个此类事物。举例来说，数个存储器装置可指一或多个存储器装置。“多个”某物意指两个或多于两个。另外，如本文中所使用的例如“n”的指定符，尤其是关于图式中的附图标记指示如此指定的数个特定特征可与本公开的数个实施例一起包含。
18.本文中的图式遵循编号规定，其中第一一或多个数字对应于图式编号，且剩余的数字标识图式中的元件或组件。可通过使用类似数字来标识不同图式之间的类似元件或组件。如将了解，可添加、交换和/或去除本文中的各种实施例中展示的元件，以提供本公开的数个额外实施例。另外，图式中提供的元件的比例和/或相对尺寸意图说明本公开的某些实施例，且并不在限制意义上使用。
19.图1为根据本公开的数个实施例的呈包含存储器装置103的计算系统100形式的设备的框图。如本文中所使用，存储器装置103、存储器阵列110和/或主机102例如还可被单独视为“设备”。
20.在此实例中，系统100包含经由接口104耦合到存储器装置103的主机102。计算系统100可以是个人膝上型计算机、台式计算机、数码相机、移动电话、存储卡读卡器，或支持物联网(iot)的装置以及各种其它类型的系统。主机102可包含能够存取存储器120的数个处理资源(例如，一或多个处理器、微处理器或某一其它类型的控制电路)。系统100可包含单独的集成电路，或主机102与存储器装置103两者可在同一集成电路上。举例来说，主机102可以是包括多个存储器装置103的存储器系统的系统控制器，其中系统控制器102提供通过例如中央处理单元(cpu)的另一处理资源对相应存储器装置103进行存取。主机102还可为被配置成进行ai处理的ai芯片。
21.在图1所示的实例中，主机102负责执行可以加载在其中(例如，经由控制电路105从存储器装置103加载)的操作系统(os)和/或各种应用程序(例如，ai过程)。可通过将用以存取包括os和/或各种应用程序的数据的存取命令从主机102提供到存储器装置103来从存储器装置103加载os和/或各种应用程序。主机102还可通过将用以检索os和/或各种应用程序的执行过程中利用的数据的存取命令提供到存储器装置103来存取由os和/或各种应用程序利用的所述数据。
22.为了清楚起见，已简化系统100以聚焦于与本公开特别相关的特征。举例来说，存储器阵列110可以是dram阵列、sram阵列、stt ram阵列、pcram阵列、tram阵列、rram阵列、nand闪存阵列和/或nor闪存阵列。阵列110可包括以通过存取线(其可在本文中称为字线或选择线)耦合的行以及由感测线(其可在本文中称为数字线或数据线)耦合的列布置的存储器单元。虽然在图1中示出单个阵列110，但实施例不限于此。举例来说，存储器装置103可包含多个阵列110(例如，多组dram单元)。
23.存储器装置103包含地址电路106以锁存经由接口104提供的地址信号。接口可包含例如采用合适的协议(例如数据总线、地址总线和命令总线，或组合的数据/地址/命令总线)的物理接口。此类协议可以是定制的或专有的，或者接口104可采用标准化协议，例如外围组件互连高速(pcie)、计算高速链路(cxl)、gen-z、ccix等。地址信号由行解码器108和列解码器112接收和解码以存取存储器阵列110。可通过使用感测电路111感测感测线上的电压和/或电流变化而从存储器阵列110读取数据。感测电路111可包括例如可读取和锁存来自存储器阵列110的数据页(例如，行)的感测放大器。i/o电路107可用于经由接口104与主机102进行双向数据通信。读取/写入电路113用于将数据写入到存储器阵列110或从存储器阵列110读取数据。作为实例，电路113可包括各种驱动器、锁存电路等。
24.控制电路105对由主机102提供的信号进行解码。信号可以是由主机102提供的命令。这些信号可包含用于控制在存储器阵列110上执行的操作(包含数据读取操作、数据写入操作和数据擦除操作)的芯片启用信号、写入启用信号和地址锁存信号。在各种实施例中，控制电路105负责执行来自主机102的指令。控制电路105可包括状态机、定序器和/或某一其它类型的控制电路，其可以硬件、固件或软件或三者的任何组合的形式实施。在一些实例中，主机102可以是在存储器装置103外部的控制器。举例来说，主机102可以是耦合到计算装置的处理资源的存储器控制器。
25.图1的实例展示处理资源114和115。处理资源114可以耦合到控制电路105和数据线116。处理资源114和115可以在通过接口104提供数据之前对从存储器阵列110读取的数据执行操作。尽管处理资源114和115皆绘示于图1中，但存储器装置103可以用处理资源114
和/或115中的一或多个予以实施。举例来说，在至少一个实施例中，存储器装置103可以包含被配置成在存储器阵列110下方的互补型金属氧化物半导体(cmos)的处理资源115，但不包含处理资源114。作为另一实例，在至少一个实施例中，存储器装置103可以包含被配置成在存储器装置103上的单独芯片的处理资源114，但不包含处理资源115。
26.在各种实例中，处理资源114可以存取来自数据线116的数据，处理数据，且通过数据线116提供数据。举例来说，数据线116可以耦合到锁存器，所述锁存器用以锁存通过数据线116提供的数据。数据可以从耦合到数据线116的锁存器读取，以检索用于处理的数据。响应于处理数据，处理资源114可以更新锁存器以存储更新后的数据。对应于更新后的数据的电荷可以从锁存器移动回到数据线116。
27.举例来说，锁存器中的每一个可以包括多个“与”门和多个“或非”门。第一“与”门和第二“与”门可以接收信号，所述信号指示处理资源114是否将存取数据。第一“与”门可以从包含更新后的数据的处理资源114接收信号。第二“与”门也可从包含更新后的数据的逆的处理资源114接收信号。
28.第一“或非”门可以接收来自第一“与”门的输出和第二“或非”门的输出。第一“或非”门可以耦合到数据线，使得数据线和来自第二“或非”门的输出合并以提供第一“或非”门的输入。处理资源114也可耦合到第二“或非”门，使得第二“或非”门的输出被提供给处理资源114，从而允许读取存储于锁存器中的值。第一“或非”门的输出可以作为输入提供给第二“或非”门。第二“或非”门也可接收第二“与”门的输出作为输入。
29.在各种实例中，处理资源114可以存取来自感测放大器的数据。处理资源114可以对数据执行ai处理以产生处理过的数据。处理资源114也利用处理过的数据激活数据线。
30.处理资源115也可用以执行ai处理。处理资源115(例如，阵列下cmos)可以包含被配置成例如使用存储于存储器阵列110中的数据值执行各种功能的数个逻辑块。处理资源115可以进一步耦合到感测放大器111和/或数据线，使得处理资源115可以将数据提供到感测放大器111和/或数据线116。
31.处理资源114和/或115可被配置成对存储于存储器阵列110中的数据执行ai处理。处理资源114和/或115可被配置成处理数据流。举例来说，处理资源114和/或115可被配置成处理大小等于数据总线(例如，接口104)的宽度的数据。处理资源114和/或115也可处理大小大于数据总线的宽度的数据，且通过接口104以大小等于数据总线的宽度的块提供所述数据。流处理还可包含在通过数据总线(例如，接口104)提供数据之前对从存储器阵列110读取的数据执行操作。
32.处理资源114和/或115可以在将数据存储在存储器阵列110中之前和/或在从存储器阵列110读取数据之后处理数据。举例来说，处理资源114可以处理从存储器阵列110读取的数据，而处理资源115在将数据存储于存储器阵列110中之前或响应于将数据存储于所述存储器阵列中而处理数据。处理资源114和/或115可以执行ai处理，以准备供ai芯片处理的数据，和/或准备将由除例如主机102等ai芯片以外的处理资源接收的数据。
33.图2为根据本公开的数个实施例的呈包含存储器装置203和处理资源222的计算机系统形式的设备的框图。存储器装置203展示流处理器214。存储器装置203类似于图1中的存储器装置103，且流处理器214类似于图1中的处理资源114和/或115。
34.处理资源222可以是例如ai芯片。处理资源222也可以是主机、图形处理单元(gpu)
和/或一不同处理资源。在本文中所描述的实例中，处理资源222被描述为ai芯片。处理资源222可以执行ai处理。为了在处理资源222处处理存储于存储器装置203处的数据220，处理资源222可以从存储器装置203检索数据220。存储于存储器装置203的存储器阵列中的数据可以被描述为原始数据，前提是所述数据尚未准备好由处理资源222进行处理。原始数据220可以检索自存储器阵列，且被提供给流处理器214。流处理器214可以在将数据提供到处理资源222之前执行ai处理的多个操作特性。
35.流处理器214在与处理资源222交互时提供流处理。“流”描述流处理器214和处理资源222的交互。流处理包含处理存储器与处理资源222之间的数据路径中的数据220。流处理可以在流处理器214处开始，可以在处理资源222处结束。流处理可以在处理资源222处开始，可以在流处理器214处结束。流处理可以在处理资源222处和流处理器214处同时进行。举例来说，流处理器214可以处理数据以产生第一数据集。流处理器214可以将第一数据集提供到处理资源222。在处理资源222处接收到第一数据集后，处理资源222可以生成第二数据集，同时流处理器214正在生成第三数据集。类似地，处理资源222可以将第一数据集提供到流处理器214。在流处理器214处接收到第一数据集后，流处理器214可以生成第二数据集，同时处理资源222正在生成第三数据集。
36.在一些实例中，处理资源222可以执行ai处理以识别图像的特征、单词的上下文和/或数据集的分类，以及对第一数据集执行的其它机器学习应用程序。图像的所识别特征、单词的上下文和/或数据集的分类可以作为第二数据集被提供到流处理器214。第二数据集可以呈处理资源222本地但不是例如主机和/或gpu等不同处理资源本地的第一格式。流处理器214可以在将数据保存到存储器装置203的存储器阵列之前将数据从第一格式转变为第二格式。在将数据保存到存储器阵列之前将数据转变为第二格式可以使数据可用于不同的处理资源，呈与不同处理资源和/或由所述处理资源执行的应用程序兼容的格式。
37.流处理器214也可以在将数据220提供到处理资源222之前处理数据220。举例来说，流处理器214可以接收呈第一格式的原始数据，且可以处理数据以产生呈第二格式的数据。第一格式可以不与处理资源222和/或由处理资源222执行的应用程序兼容。数据220可以以第一格式的形式存储，所述第一格式可以包含原始格式。原始格式可以包含无格式的数据。由流处理器执行的ai处理可以识别和/或生成可用以格式化数据的规则。
38.流处理器214可以结合将原始数据提供到处理资源222来提供所识别规则。举例来说，流处理器214可以识别可用以格式化数据的网络的权重。权重可以从数据和/或训练数据产生。网络的权重和数据可以被提供给处理资源222。处理资源222可以利用所述权重配置由处理资源222托管的网络，和/或可以利用所述权重作为处理资源222进一步优化网络权重的起点。
39.在各种实例中，数据可以描述图像。举例来说，数据可以描述图像的像素，以及可以由数据220表示的其它类型的图像描述。数据220可以在提供给流处理器214之前呈ycc格式。ycc格式在所属领域中可以被称作ycbcr或y'cbcr格式，其中y是亮度，y'是明度，cb是蓝差，cr是红差。ycc色彩空间由从相关联的红绿蓝(rgb)色彩空间的数学坐标变换定义。ycc格式的数据可以比rgb格式更高效，因为rgb具有更多冗余。流处理器214可以将数据220转换成rgb格式。然后可以将处理过的数据提供给处理资源222用于进一步ai处理，所述ai处理可以包含识别由数据表示的图像的特征。
40.在一些情况下，数据220可以被提供给流处理器214。举例来说，流处理器214可以对数据220执行ai处理以识别由数据表示的图像的特征。流处理器214可以将特征的描述或特征和数据的描述提供到处理资源222。处理资源222可以对流处理器214的结果执行ai处理。举例来说，处理资源222可以对由流处理器214识别的特征进行分类。如果流处理器214识别面部成像的特征，那么处理资源222可以基于由流处理器214识别的特征来识别面部，以执行图像辨识。在各种情况下，流处理器214可以基于由流处理资源222识别的特征识别面部。
41.流处理器可以由存储器装置203的控制电路启动。在一些实例中，流处理器也可以由主机启动。控制电路可以确定是否将原始数据220提供到处理资源222或是否将处理过的数据提供到处理资源222。控制电路可以控制多路复用器的数目，以提供原始数据220或处理过的数据。在一些实例中，控制电路可以确定由流处理器214执行的操作。举例来说，控制电路可以控制由流处理器214实施的网络。控制电路可以从处理资源222接收控制命令，所述控制命令描述将由流处理器214执行的ai处理的类型。控制命令可以与存取命令相关联。举例来说，处理资源222可以向控制电路请求在由后续存取命令存取的数据中识别特征。处理资源222也可以通过控制命令请求将数据从第一格式转变为第二格式。举例来说，控制命令可以识别第二格式。
42.图3是根据本公开的数个实施例的包含多个层的实例存储器装置303的框图。存储器装置303可类似于先前结合图1所描述的存储器装置103。
43.存储器装置303是包含堆叠在一起的多个层的三维(3d)存储器装置。作为实例，存储器装置303的第一层310(例如，如图3所示的存储器阵列)耦合到存储器装置303的第二层315(例如，如图3所示的阵列下cmos)。第一层310示出为位于第二层315上，但第一层310和第二层315可以设计成包含数个不同的定向，使得第一层310耦合到第二层315。本文中所描述的实例不限于第一层310与第二层325之间的特定定向。存储器装置303的第一层310可包含存储器单元阵列。尽管实施例不限于此，但阵列的存储器单元可包含dram存储器单元。
44.第二层315可包含被配置成例如使用存储在存储器单元阵列中的数据值执行各种功能的数个逻辑块。第二层315可以被描述为处理资源315。处理资源315可以由多个处理资源332构成。第二层还可包含行驱动器347和/或列驱动器348。尽管图3中绘示了九个处理资源332，但处理资源315可以包含比本文中所示更多或更少的处理资源332。
45.第二层315可以是包含于存储器装置303内的多个逻辑块中的一个。处理资源332可被配置成执行ai处理。举例来说，处理资源332可以配置成网络(例如，神经网络)。处理资源332中的每一个可以是神经网络中的节点。处理资源中的每一个可以耦合到存储器阵列310的不同存储器单元，所述存储器单元可以存储网络的权重和到网络的输入。处理资源332可以互连使得一些处理资源332的输出可以由处理资源332中的其它处理资源接收为输入。由处理资源332执行的ai处理的结果可以存储回到存储器阵列310和/或可以由感测放大器锁存。
46.第二层315还可包含行驱动器347和列驱动器348，可以启用所述行驱动器和列驱动器以激活存储器阵列(例如，存储器阵列310)的一行(或多行)和/或一列(或多列)。如本文所描述，行驱动器347和列驱动器348可以接收由相应行解码器和列解码器解码的地址信号，所述行解码器和列解码器可由例如图1的控制电路105的控制电路控制。
47.图4是根据本公开的数个实施例的存储器装置403和在存储器装置403外部的多个处理资源442-1和442-2的框图。存储器装置403类似于图1中的存储器装置103。处理资源442-1和442-2可分别类似于图1的主机102和图2中的处理资源222。
48.在各种实例中，处理资源442-2可以执行ai处理，且可以将ai处理的结果存储在存储器装置403中。处理资源442-1可以将存取命令提供到存储器装置403。存储器装置可以检索请求的数据，且可以将所述数据格式化为与处理资源442-1和/或由处理资源442-1托管的应用程序兼容的格式。存储器装置403可以将格式化数据提供到处理资源442-1。
49.由处理资源442-2存储的数据的格式化可以是ai处理的扩展，且可以被视为ai处理。在一些实例中，由处理资源442-2执行的ai处理可能是不完整的，和/或可用以由存储器装置403执行额外ai处理。举例来说，处理资源442-2可以识别图像的特征，且将定义所识别特征的数据提供到存储器装置403。存储器装置403可以接收识别图像特征的数据，且也可接收实际图像。存储器装置403可以进一步执行ai处理以利用描述图像的数据和/或图像对图像的特征执行面部辨识。存储器装置403可以存储对应于图像和/或图像的特征的识别符。存储器装置403也可存储描述关于图像识别的可信度的数据，且可以存储对应于图像的额外可能识别符。
50.存储器装置403可以将对应于图像识别符的数据、关于图像识别的可信度和/或对应于图像的可能识别符提供到处理资源442-1和/或处理资源442-2。在一些实例中，处理资源442-2可以继续对描述识别、识别的可信度和/或图像的可能识别的数据执行ai处理。举例来说，处理资源442-2可以使用识别来扫描其它图像，以确定额外图像是否提供与存储器装置403所产生的识别的匹配。存储器装置403和处理资源442-2可以充当用以执行多方面ai处理的单元。存储器装置403和/或处理资源442-2可以独立地和/或共同地控制在存储器装置403和处理资源442-2中执行的ai处理。
51.在各种实例中，处理资源442-1可以将数据存储在存储器装置中，所述数据可用以由处理资源442-2执行ai处理。然而，数据可以呈与处理资源442-2和/或由处理资源442-2托管的应用程序不兼容的格式。存储器装置403可以在存储数据之前和/或在将数据存储在存储器装置403的存储器阵列中之后将数据格式成与处理资源442-2兼容的格式。
52.存储器装置403可以通过扩展处理资源442-2的接口来扩展处理资源442-2的功能性。举例来说，处理资源442-1和/或由处理资源442-1托管的应用程序可以简化为利用用于处理资源442-2和/或执行ai处理的额外处理资源的单个接口，而不管单个接口是否与处理资源442-2和/或处理资源兼容。存储器装置403可以接收呈处理资源442-1所用的格式的数据，且可以将所述数据重新格式化为与处理资源442-2和/或额外处理资源兼容的格式。
53.图5示出根据本公开的数个实施例的用于存储器中的辅助ai处理的方法的实例流程图。在550处，可以从主机装置或加速器接收存取命令和处理数据的请求。存取命令和/或请求可以单独地和/或同时提供。举例来说，请求可以是来自存取命令的单独命令，或请求可以提供于与存取命令相同的命令中。
54.在552处，响应于接收到存取命令和处理数据的请求，可以激活存储器单元，其中存储器单元具有对应于存取命令的地址。存储器单元可以包括可用于ai处理的数据。举例来说，数据可以包括图像、自然语言和/或ip地址，以及可用于训练或用于分类的其它可能的数据集。
55.在554处，可以使用在存储器阵列下方的处理资源来处理数据。存储器阵列可用以存储数据。数据可以基于处理数据的请求来处理。存储器装置的控制电路可以基于接收到请求而激活处理资源和存储器单元。
56.在556处，可以激活多个数据线以从处理资源接收数据。由存储器装置托管和用于ai处理的处理资源可以耦合到感测放大器。在处理资源中的每一个可以耦合到多个存储器单元，所述多个存储器单元又耦合到存储器阵列的不同感测线的条件下，处理资源中的每一个可以耦合到存储器阵列的感测放大器的一部分，或处理资源中的每一个可以耦合到多个感测放大器。
57.控制电路可以激活感测电路以锁存由处理资源产生的数据。控制电路也可以将由处理资源产生的数据存储回到存储器单元，且可以激活感测放大器以锁存存储于存储器单元中的处理过的数据。控制电路可以激活数据线以将存储于感测放大器中的数据传递到数据线。
58.处理存储于存储器阵列中的数据的请求可以包含为将由主机装置或加速器执行的机器学习操作准备数据的多个操作的识别符。操作也可以用于机器学习，而不仅仅为机器学习准备数据。如本文中所使用，用于ai处理的操作可以包含例如“与”和“或”操作的标准操作，且可以包含用于神经网络的操作。举例来说，加载网络的权重可以被视为操作。用以配置网络的操作可以是ai处理。举例来说，配置网络以包含选择节点数量和/或改变网络拓扑可以被视为操作。
59.处理数据的请求可以包含由处理资源而不是主机和/或加速器执行机器学习操作的多个操作的识别符。如果主机和/或加速器(例如，ai芯片)将已执行操作或等效操作以执行ai处理，那么所述操作可以是ai处理。将操作从ai芯片转移到存储器装置的处理资源可以包含执行存储器装置中的操作，所述操作原本将在ai芯片中执行。在一些实例中，主机和/或加速器能够执行转移到存储器装置的操作，但选择转移所述操作以允许在执行操作时具有更大的吞吐量和/或效率。
60.在各种实例中，被配置成执行ai处理的存储器装置可以包含存储器阵列、数据线和耦合到存储器阵列的控制电路。控制电路可被配置成接收存取命令，且响应于接收到存取命令，从存储器阵列检索数据。控制电路还可经配置以对数据执行多个操作。控制电路可以经由由存储器装置托管的处理资源执行操作。处理资源可以是由存储器装置托管且描述在本文中的任何处理资源。控制电路可以通过将数据从处理资源移动到数据线来用多个操作的结果更新数据线。
61.可以对数据执行所述操作以将数据从第一格式转换为第二格式。举例来说，转换数据可以包含将ycc格式的数据解压缩得到rgb格式的数据。
62.在一些实例中，请求可以识别主机和/或加速器所请求的待要执行的操作。请求还可以确定数据应采用的格式，而不用确定要执行的特定操作。在一些实例中，识别将由存储器装置执行的操作可以包含识别操作将执行的次序。所述多个操作可以包含在将数据提供到主机和/或加速器之前预处理数据。
63.数据线可以耦合到多个锁存器。锁存器可用以锁存数据线中提供的电荷。控制电路可以通过更新耦合到数据线的锁存器来更新数据线。更新数据线可以包含将表示数据的电荷移动到数据线。
64.存储器装置的处理资源可以对存储于存储器阵列中的数据的流执行操作。举例来说，执行操作的数据的大小可以等于用以将数据提供到主机和/或加速器的总线(例如，数据总线)的宽度。执行操作的数据的大小可以包含总线(例如，数据总线)的宽度的间隔。执行操作的数据的大小可以是总线的多个宽度。数据可以分割成等于总线宽度的多个分区且被提供给主机和/或加速器。
65.在各种实例中，可以由存储器装置接收存取命令。存储器装置也可以从主机和/或加速器接收网络设置，以处理由存取命令识别的数据。存储器装置可以利用网络设置和存储数据的存储器阵列的存储器单元将多个处理资源配置成网络。存储器装置可以利用配置的网络来处理由存取命令识别的数据。网络可以包含人工神经网络或可以用于ai处理的不同类型的网络。
66.网络设置可以包含神经网络的权重、神经网络的节点数量。网络设置可以包含网络类型，例如神经网络。网络设置还可包含供节点使用以组合由节点接收的输入与对应于节点中的每一个的权重的操作。网络设置还可包含描述处理资源之间的激活通信路径的网络的拓扑。
67.图6示出计算机系统640的实例机器，可执行所述计算机系统内的指令集以用于使机器执行本文中所论述的各种方法。在各种实施例中，计算机系统640可对应于系统(例如，图1的系统100)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器装置103)或可用以执行控制器(例如，图1的控制电路105)的操作。在替代性实施例中，机器可连接(例如，联网)到局域网(local area network，lan)、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
68.机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络设备、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定待由机器采取的动作的一组指令的任何机器。此外，虽然示出了单个机器，但还应认为术语“机器”包含单独地或共同地执行(一或多个)指令集以执行本文所论述的方法中的任何一或多种的机器的任何集合。
69.实例计算机系统640包含经由总线630彼此通信的处理装置602、主存储器604(例如，只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器606(例如，快闪存储器、静态随机存取存储器(sram)等)，以及数据存储系统618。
70.处理装置602表示一或多个通用处理装置，例如微处理器、中央处理单元等。更确切地说，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器或实施指令集的组合的处理器。处理装置602还可以是一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置602配置成执行指令626以用于执行本文所论述的操作和步骤。计算机系统640可进一步包含网络接口装置608以在网络620上通信。
71.数据存储系统618可包含机器可读存储媒体624(也称为计算机可读媒体)，所述机
器可读存储媒体上存储有一或多个指令集626或体现本文所描述的方法或功能中的任何一或多个的软件。指令626还可在由计算机系统640执行期间完全或至少部分地驻存于主存储器604内和/或处理装置602内，所述主存储器604和所述处理装置602还构成机器可读存储媒体。
72.在一个实施例中，指令626包含用以实施对应于图1的主机102和/或存储器装置103的功能的指令。虽然在实例实施例中将机器可读存储媒体624展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储由机器执行的指令集或对其进行编码且使机器执行本公开的方法中的任何一或多个的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
73.尽管已在本文中示出并描述了具体实施例，但所属领域的一般技术人员应了解，经计算以实现相同结果的布置可取代所展示的具体实施例。本公开意图涵盖本公开的各种实施例的修改或变化。应理解，以上描述是以说明性方式而非限制性方式进行的。对于所属领域的技术人员而言在审阅以上描述之后上述实施例的组合以及本文中未具体描述的其它实施例将是显而易见的。本公开的各种实施例的范围包含其中使用以上结构和方法的其它应用。因此，本公开的各种实施例的范围应参考所附权利要求书以及此类权利要求书所授予的等效物的完整范围来确定。
74.在前述具体实施方式中，出于精简本公开的目的而将各种特征一起分组在单个实施例中。本公开的此方法不应被理解为反映本公开的所公开实施例必须使用比每一权利要求中明确陈述的特征更多的特征的意图。实际上，如所附权利要求书所反映，本发明主题在于少于单个所公开实施例的所有特征。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求就其自身而言作为单独实施例。