技术特征：
1.一种设备，其包括：存储器阵列；输入/输出电路；处理资源；耦合于所述存储器阵列与所述输入/输出电路之间和所述处理资源与所述输入/输出电路之间的数据线；以及耦合到所述存储器阵列和所述处理资源的控制电路，其中所述控制电路被配置成：响应于不带有预处理未经处理的数据的请求的第一存取命令，使所述数据从所述存储器阵列传递到所述输入/输出电路；响应于带有预处理从所述存储器阵列存取的数据的请求的第二存取命令，使所述处理资源对所述数据执行操作；以及使所述经预处理的数据从所述处理资源传递到所述输入/输出电路。2.根据权利要求1所述的设备，其中所述处理资源包含在所述存储器阵列下方的被配置成多个逻辑块的互补金属氧化物半导体。3.根据权利要求1所述的设备，其中所述处理资源包含与所述存储器阵列分离的在所述设备上的芯片。4.根据权利要求1所述的设备，其中所述存储器阵列包含动态随机存取存储器阵列。5.根据权利要求1所述的设备，其中被配置成使所述处理资源执行所述操作的所述控制电路被另外配置成使所述数据从一格式转换成一不同格式。6.根据权利要求5所述的设备，其中被配置成使所述数据进行转换的所述控制电路被另外配置成使所述数据从ycc格式解压成rgb格式。7.根据权利要求1到6中任一权利要求所述的设备，其中所述存取命令包含主机装置或加速器所请求的执行所述操作的请求。8.根据权利要求7所述的设备，其中所述操作包含在将所述数据提供到所述主机装置或加速器之前对所述数据的预处理。9.根据权利要求1到6中任一权利要求所述的设备，其中所述数据的大小包含总线宽度。10.根据权利要求1到6中任一权利要求所述的设备，其中所述数据的大小包含多个总线宽度。11.一种方法，其包括：从主机装置或加速器接收存取命令和处理数据的请求；响应于接收到所述存取命令和处理所述数据的所述请求，激活具有对应于所述存取命令的地址的存储器单元；使用在用以存储所述数据的存储器阵列下方的处理资源且基于处理所述数据的所述请求来处理所述数据；以及激活多个数据线以从所述处理资源接收所述数据。12.根据权利要求11所述的方法，其进一步包括接收为由所述主机装置或加速器执行的机器学习操作准备所述数据的多个操作的识别符。13.根据权利要求11所述的方法，其中所述处理请求包含在所述处理资源处而不是使
用所述主机装置或加速器的资源执行机器学习操作的多个操作的识别符。14.根据权利要求11到13中任一权利要求所述的方法，其进一步包含将所述处理过的数据写入到所述存储器阵列的存储器单元，所述存储器单元耦合到在所述存储器阵列下方的处理资源。15.一种设备，其包括：存储器阵列；在所述存储器阵列下方的处理资源；耦合到所述存储器阵列和所述处理资源的控制电路，所述控制电路被配置成：接收存取命令；从主机装置或加速器接收网络设置，以处理由所述存取命令识别的数据；利用所述处理资源、所述网络设置和存储所述数据的所述存储器阵列的存储器单元来配置网络；以及使所述处理资源利用所述配置的网络处理由所述存取命令识别的所述数据。16.根据权利要求15所述的设备，其中所述网络设置包含神经网络的权重。17.根据权利要求15所述的设备，其中所述网络设置包含所述网络的节点数量，其中所述节点由所述处理资源表示。18.根据权利要求15所述的设备，其中所述网络设置包含网络类型。19.根据权利要求15到18中任一权利要求所述的设备，其中所述存取命令接收自所述主机装置或加速器，且其中所述控制电路被另外配置成响应于接收到所述存取命令，使所述处理数据被提供给一不同处理资源。20.根据权利要求15到18中任一权利要求所述的设备，其中所述控制电路被另外配置成使用所述网络使所述数据从所述主机装置或加速器存储所述数据所用的第一格式重新格式化成第二格式。
技术总结
设备和方法可涉及存储器中的辅助AI处理。加速器和/或主机可执行AI处理。包含所述AI处理的一些操作可由存储器装置而不是加速器和/或主机来执行。所述存储器装置可与所述主机和/或加速器共同执行AI处理，以增加所述主机和/或加速器的效率。和/或加速器的效率。和/或加速器的效率。
技术研发人员：H
受保护的技术使用者：美光科技公司
技术研发日：2020.08.19
技术公布日：2022/4/6