一种存储阵列、存储器及存储阵列控制方法
【技术领域】
[0001]本发明涉及通信技术领域，尤其是涉及一种存储阵列、存储器及存储阵列控制方法。
【背景技术】
[0002]通常，数据存储有两种方式:闪存与硬盘存储。其中，闪存读取速度快，容量小，价格高。硬盘存储读写速度慢，容量大，但是价钱便宜。基于此，目前出现了纳米轨道Racetrack的新型存储方式,具备闪存高性能、硬盘低成本高容量的特性。现有的纳米轨道由磁性材料构成，包含多个磁性区域，即磁畴，相邻的磁畴由磁畴壁分开，所述多个磁性区域与磁畴壁组成U型存储轨道。
[0003]目前有一种基于U型存储轨道的存储阵列结构，将U型存储轨道连起来，在轨道两端加电流脉冲使数据移位，在轨道底部放置读写电路使得数据可以依次读出，可一并参考图1，图1为该存储阵列结构的示意图。
[0004]可是发明人在实现本发明的过程中发现该存储阵列的连接结构复杂，并且将U型存储轨道串联的这种形式使得存储阵列的功耗也相应增大。
【发明内容】
[0005]本发明实施例提供了一种存储阵列、存储器及存储阵列控制方法，用于减少整个存储阵列的功耗，同时也提升了存储容量。
[0006]有鉴于此，本发明第一方面提供一种存储阵列，其中，可包括:
[0007]两个以上存储单元、与所述两个以上存储单元连接的行译码器、与所述两个以上存储单元连接的第一列选通管和第二列选通管、多个开关管、与所述第一列选通管和所述第二列选通管连接的列译码器，其中，所述多个开关管包括第一开关管、第二开关管和第三开关管；
[0008]所述存储单元包括磁性轨道，所述磁性轨道包括第一存储区域、第二存储区域、以及设置于所述磁性轨道底部的读写装置，所述第一存储区域的顶部端口与阴极总线相连，所述第二存储区域的顶部端口与阳极总线相连，其中，所述读写装置包括第一端口和第二端口，所述第一存储区域底部设置有第三端口，所述第二存储区域底部设置有第四端口 ；
[0009]对于一个所述存储单元，所述第一端口与所述第二列选通管相连，所述第二端口通过所述第一开关管与所述行译码器相连，所述第三端口通过所述第二开关管连接至所述第一列选通管和所述行译码器，所述第四端口通过所述第三开关管连接至所述第一列选通管和所述行译码器；
[0010]通过对所述阴极总线、所述阳极总线、所述行译码器与所述第一列选通管的控制，选通进行操作的存储单元和输入使存储单元中数据进行移位操作的移位信号；通过对所述行译码器与所述第二列选通管的控制，选通进行操作的存储单元的读写装置和输入对存储单元中数据进行读写操作的读写信号。
[0011]在第一方面的第一种可能的实现方式中，所述存储阵列还包括:
[0012]写驱动模块、放大模块、与所述写驱动模块和所述放大模块相连的缓存区；
[0013]所述开关管为金属-氧化物-半导体MOS结构的晶体管，其中，所述第一开关管为第一晶体管，所述第二开关管为第二晶体管，所述第三开关管为第三晶体管；
[0014]对于一个所述存储单元，所述第二端口与所述第一晶体管的源极端连接，所述第一晶体管的栅极端与所述行译码器连接，所述第一晶体管的漏极端连接至所述写驱动模块，或者，所述第二端口与所述第一晶体管的漏极端连接，所述第一晶体管的栅极端与所述行译码器连接，所述第一晶体管的源极端连接至所述写驱动模块；
[0015]所述第三端口与第二晶体管的源极端连接，所述第二晶体管的栅极端与所述行译码器连接，所述第二晶体管的漏极端连接至所述第一列选通管；所述第四端口与第三晶体管的源极端连接，所述第三晶体管的栅极端与所述行译码器连接，所述第三晶体管漏极端连接至所述第一列选通管，或者，所述第三端口与第二晶体管的漏极端连接，所述第二晶体管的栅极端与所述行译码器连接，所述第二晶体管的源极端连接至所述第一列选通管；所述第四端口与第三晶体管的漏极端连接，所述第三晶体管的栅极端与所述行译码器连接，所述第三晶体管源极端连接至所述第一列选通管。
[0016]结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中:
[0017]所述写驱动模块，用于向所述第一端口和所述第二端口提供电压，使得所述第一端口上的电压与所述第二端口上的电压存在电压差，通过所述电压差向所述存储单元写入正压差信号或负压差信号；
[0018]所述放大模块用于当所述存储单元进行读操作时，对读出的电信号进行放大；
[0019]所述缓存区用于当所述存储单元进行读操作时，存储所述存储单元中被读出的数据。
[0020]结合第一方面或第一方面第一种的实现方式或第二种可能的实现方式，在第三种可能的实现方式中，所述存储阵列还包括:
[0021]与所述第一列选通管相连的读写控制模块，所述读写控制模块用于将所述使存储单元中数据进行移位操作的移位信号输入所述第一列选通管，以使所述第一列选通管将所述移位信号输入至存储单元。
[0022]结合第一方面或第一方面第一种的实现方式或第二种可能的实现方式，在第四种可能的实现方式中，所述存储阵列还包括:
[0023]与所述缓存区相连的输入输出模块，所述输入输出模块用于将存储于所述缓存区的数据进行输入输出。
[0024]本发明第二方面提供一种存储器，其中，所述存储器可包括存储阵列，所述存储阵列可包括:
[0025]两个以上存储单元、与所述两个以上存储单元连接的行译码器、与所述两个以上存储单元连接的第一列选通管和第二列选通管、多个开关管、与所述第一列选通管和所述第二列选通管连接的列译码器，其中，所述多个开关管包括第一开关管、第二开关管和第三开关管；
[0026]所述存储单元包括磁性轨道，所述磁性轨道包括第一存储区域、第二存储区域、以及设置于所述磁性轨道底部的读写装置，所述第一存储区域的顶部端口与阴极总线相连，所述第二存储区域的顶部端口与阳极总线相连，其中，所述读写装置包括第一端口和第二端口，所述第一存储区域底部设置有第三端口，所述第二存储区域底部设置有第四端口 ；
[0027]对于一个所述存储单元，所述第一端口与所述第二列选通管相连，所述第二端口通过所述第一开关管与所述行译码器相连，所述第三端口通过所述第二开关管连接至所述第一列选通管和所述行译码器，所述第四端口通过所述第三开关管连接至所述第一列选通管和所述行译码器；
[0028]通过对所述阴极总线、所述阳极总线、所述行译码器与所述第一列选通管的控制，选通进行操作的存储单元和输入使存储单元中数据进行移位操作的移位信号；通过对所述行译码器与所述第二列选通管的控制，选通进行操作的存储单元的读写装置和输入对存储单元中数据进行读写操作的读写信号。
[0029]在第二方面的第一种可能的实现方式中，所述存储阵列还包括:
[0030]写驱动模块、放大模块、与所述写驱动模块和所述放大模块相连的缓存区；
[0031]所述开关管为金属-氧化物-半导体MOS结构的晶体管，其中，所述第一开关管为第一晶体管，所述第二开关管为第二晶体管，所述第三开关管为第三晶体管；
[0032]对于一个所述存储单元，所述第二端口与所述第一晶体管的源极端连接，所述第一晶体管的栅极端与所述行译码器连接，所述第一晶体管的漏极端连接至所述写驱动模块，或者，所述第二端口与所述第一晶体管的漏极端连接，所述第一晶体管的栅极端与所述行译码器连接，所述第一晶体管的源极端连接至所述写驱动模块；
[0033]所述第三端口与第二晶体管的源极端连接，所述第二晶体管的栅极端与所述行译码器连接，所述第二晶体管的漏极端连接至所述第一列选通管；所述第四端口与第三晶体管的源极端连接，所述第三晶体管的栅极端与所述行译码器连接，所述第三晶体管漏极端连接至所述第一列选通管，或者，所述第三端口与第二晶体管的漏极端连接，所述第二晶体管的栅极端与所述行译码器连接，所述第二晶体管的源极端连接至所述第一列选通管；所述第四端口与第三晶体管的漏极端连接，所述第三晶体管的栅极端与所述行译码器连接，所述第三晶体管源极端连接至所述第一列选通管。
[0034]结合第二方面的第一种可能的实现方式，在第二种可能的实现方式中:
[0035]所述写驱动模块，用于向所述第一端口和所述第二端口提供电压，使得所述第一端口上的电压与所述第二端口上的电压存在电压差，通过所述电压差向所述存储单元写入正压差信号或负压差信号；
[0036]所述放大模块用于当所述存储单元进行读操作时，对读出的电信号进行放大；
[0037]所述缓存区用于当所述存储单元进行读操作时，存储所述存储单元中被读出的数据。
[0038]结合第二方面或第二方面第一种的实现方式或第二种可能的实现方式，在第三种可能的实现方式中，所述存储阵列还包括:
[0039]与所述第一列选通管相连的读写控制模块，所述读写控制模块用于将所述使存储单元中数据进行移位操作的移位信号输入所述第一列选通管，以使所述第一列选通管将所述移位信号输入至存储单元。
[0040]结合第二方面或第二方面第一种的实现方式或第二种可能的实现方式，在第四种可能的实现方式中，所述存储阵列还包括:
[0041]与所述缓存区相连的输入输出模块，所述输入输出模块用于将存储于所述缓存区的数据进行输入输出。
[0042]本发明第三方面提供一种存储阵列控制方法，其中，应用于如上所述的存储阵列，所述方法包括:
[0043]通过对阴极总线、阳极总线以及所述存储阵列的行译码器与所述存储阵列的第一列选通管的控制，控制选通进行操作的存储单元，并向选通的存储单元输入使其存储区域的数据进行移位操作的移位信号；
[0044]通过对所述行译码器与所述存储阵列的第二列选通管的控制，控制选通进行操作的存储单元的读写装置，并向选通的读写装置输入对存储单元中数据进行读写操作的读写信号。
[0045]在第三方面的第一种可能的实现方式中:，所述方法还包括:
[0046]控制所述存储阵列的写驱动模块向所述存储阵列的第一端口和所述存储阵列的第二端口提供电压，使得所述第一端口上的电压与所述第二端口上的电压存在电压差；
[0047]通过所述电压差向所述存储阵列中的存储单元写入正压差信号或负压差信号。
[0048]从以上技术方案可以看出，本发明实施例提供了一种存储阵列、存储器及存储阵列控制方法，其具有以下优点:所述存储阵列中的存储单元采用列选通