非挥发性记忆单元以及非挥发性记忆装置的制造方法
【技术领域】
[0001]本发明是关于一种记忆体架构。特别是关于一种非挥发性的记忆体架构及相关电路。
【背景技术】
[0002]记忆体是电子计算机中的重要组成元件，随着各种应用的情况不同，发展出了许多不同的记忆体架构。例如，动态随机存取记忆体(Dynamic Random AccessMemory, DRAM)、静态随机存取记忆体(Static Random-Access Memory, SRAM)、只读记忆体(Read-Only Memory, ROM)及快闪记忆体(Flash Memory)等。
[0003]其中，只读记忆体及快闪记忆体属于非挥发性记忆体，在装置断电后能可记录其中的数据。一般来说，上述两种非挥发性记忆体在数据保存上较稳定且省电，但较不易复写且读写速度较慢。
[0004]动态随机存取记忆体与静态随机存取记忆体等挥发性记忆体，因为读写速度较快，通常作为与处理器搭配的主要记忆体。动态随机存取记忆体的优势在于结构简单(仅须一个晶体管与一个电容)、储存密度高以及单位容量的成本较低。在现实中，动态随机存取记忆体的电容经常周期性地充电，导致耗电量较大的缺点。
[0005]相较之下，静态随机存取记忆体只要保持通电，里面储存的数据就可以恒常保持，不需要周期性对电容充电。此外，静态随机存取记忆体通常具有较快的读取速度(高于动态随机存取记忆体)以及非常低的维持功耗。当电力供应停止时，传统的静态随机存取记忆体储存的数据仍会消失。传统由六个晶体管组成的静态随机存取记忆体SRAM)还存在了一些问题，例如当记忆单元杂讯容限(Static noise margin, SNM)设计不足时，储存点容易受外部位线干扰，导致读取时破坏原来储存数据。因此，传统的静态随机存取记忆体仍有许多改进空间。
[0006]随着移动装置往薄型化及轻量化发展，电子装置上的空间极为有限，且元件的耗电问题更受到重视。需要有合适的记忆体能更提供较高的数据稳定度且具有较快的读取速度，此外能解决传统的静态随机存取记忆体所存在的问题。
【发明内容】
[0007]近来，随着现有的记忆体技术面临到尺度上的物理极限，发展新的记忆体技术成为目前相关领域重要的研发课题，其中忆阻性记忆体因结构单纯、低功耗等优势，受到广泛的研究。为了解决上述的问题，本发明提出一种基于忆阻器的非挥发性记忆装置及记忆单元，其可用于各种集成电路上的应用(例如用来控制可编程电路中的切换开关、或是用于内容可定址记忆体中)，本发明的非挥发性记忆装置及记忆单元具备有类似静态随机存取记忆体的快速读取特性且内部数据不需经常性地动态更新，且在断电后仍可利用忆阻器保存数据内容。此外，当非挥发性记忆单元进行恢复操作，施加于忆阻器上的为受限制的箝位电压，当恢复操作时用来确保忆阻器两端的跨压低于某一限定值，以避免忆阻器因为过大的电压输入而改变状态。
[0008]本发明的一方面为一种非挥发性记忆单元，其包含锁存结构、第一读写电路、第二读写电路、第一忆阻器以及第二忆阻器。锁存结构具有一储存节点与一反向储存节点，用以在该非挥发性记忆单元于一工作电压下，储存一对位数据，锁存结构电性耦接至一字符读取线。第一读写电路电性耦接至一位线、一第一控制线与该锁存结构。第二读写电路电性耦接至一反位线、该第一控制线与该锁存结构。第一忆阻器电性耦接至该第一读写电路与一第二控制线。第二忆阻器电性耦接至该第二读写电路与该第二控制线。在非挥发性记忆单元于断电状态下，该第一忆阻器、该第二忆阻器用以储存该对位数据。当字符读取线的电压准位为工作电压时，位线、第一控制线与第二控制线控制第一读写电路，以将储存节点的数据写入第一忆阻器，或该第一忆阻器的数据读取至储存节点，反位线、第一控制线与第二控制线控制第二读写电路，以将反向储存节点的数据写入第二忆阻器，或将第二忆阻器的数据读取至反向储存节点。
[0009]本发明的一方面为一种非挥发性记忆单元，其包含一锁存结构、第五晶体管、第六晶体管、第一忆阻器、第七晶体管、第八晶体管以及第二忆阻器。此一锁存结构包含第一晶体管、第二晶体管、第三晶体管以及第四晶体管，第一晶体管与第二晶体管形成第一反向器，第三晶体管与第四晶体管形成第二反向器其与第一反向器交错耦合，第一晶体管与第三晶体管耦接至字符读取线。第五晶体管具有第一端、第二端以及控制端，其第一端耦接至该第二晶体管，其第二端耦接至系统接地端，其控制端耦接至第一控制线。第六晶体管具有第一端、第二端以及控制端，其第一端耦接至该第二晶体管以及该第五晶体管的第一端，其控制端耦接至位线。第一忆阻器经写入操作而具有一第一阻值，耦接于该第六晶体管的第二端与第二控制线之间。第七晶体管具有第一端、第二端以及控制端，其第一端耦接至该第四晶体管，其第二端耦接至该系统接地端，其控制端耦接至第一控制线。第八晶体管具有第一端、第二端以及控制端，其第一端耦接至该第四晶体管以及该第七晶体管的第一端，其控制端耦接至一反位线。第二忆阻器经写入操作而具有第二阻值，第一阻值与第二阻值相异且逻辑上互补，耦接于第八晶体管的第二端与第二控制线之间。
[0010]本发明的另一方面为一种非挥发性记忆装置，其包含多个如上所述的非挥发性记忆单元，每一非挥发性记忆单元用以储存一个位的数据，每一非挥发性记忆单元分别耦接至各自对应的一字符读取线、一位线、一反位线、一第一控制线、一第二控制线以及一系统接地端。
[0011]综上所述，本发明的技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值。
【附图说明】
[0012]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下:
[0013]图1为根据本发明一实施例所绘示的非挥发性记忆装置的示意图；
[0014]图2绘示图1中非挥发性记忆装置的其中一个非挥发性记忆单元的进一步示意图；
[0015]图3绘示根据本发明另一实施例中其中一个非挥发性记忆单元的示意图；
[0016]图4A绘示根据一实施例中非挥发性记忆单元进行恢复操作以读取非挥发性位数据时的相关信号时序图；
[0017]图4B绘示在非挥发性记忆单元进行恢复操作的开关状态示意图；
[0018]图5A绘示根据一实施例中非挥发性记忆单元进行写入操作时的相关信号时序图；
[0019]图5B绘示在非挥发性记忆单元对第一忆阻器进行写入操作时的开关状态示意图；以及
[0020]图5C绘示在非挥发性记忆单元对第二忆阻器进行写入操作时的开关状态示意图。
【具体实施方式】
[0021]下文是举实施例配合所附附图作详细说明，以更好地理解本发明的实施方式，但所提供的实施例并非用以限制本揭露所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本揭露所涵盖的范围。此外，根据业界的标准及惯常做法，附图仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。
[0022]此外，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。
[0023]于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。
[0024]请参阅图1，其为根据本发明一实施例所绘示的非挥发性记忆装置100的示意图。如图1所示，非挥发性记忆装置100，其包含多个非挥发性记忆单元(Non-Volatile MemoryCe