包含并联晶体管和双端子开关器件的nand阵列的制作方法
【技术领域】
[0001] 本发明大体涉及电子存储器，例如，包括改善的效率和性能的NAND存储器阵列，NAND存储器阵列由并联晶体管组和各自电气并联排列的双端子开关器件组成。
【背景技术】
[0002] 本发明的发明人一直集中研究集成电路技术领域中的电阻式存储器的区域。大部分的电阻式存储器技术正处于发展阶段，电阻式存储器的各种技术概念已经被本发明的发明人发明，并且是在一个或多个验证阶段以证明或反驳相关理论。发明人认为，电阻式存储器技术有望在电子业半导体晶体管为基础的技术保持优势。
[0003] 半导体晶体管在过去几十年为电子内存和处理器件的基础。随着时间的推移，科技的进步大致遵循摩尔定律，其预测半导体器件(如晶体管)的数目的增加，
[0004] 可以制造在半导体芯片的给定的几何面积上。增加半导体器件的数目意味增加半导体芯片和相关联的电子器件的存储容量和处理能力。摩尔定律到现在已经相当准确地预测半导体技术的演化。
[0005] 本发明人已用双端子存储器件(如电阻式存储器)替换三端半导体晶体管。根据他们在该领域的经验、数学预测和测试结果，本发明人相信双端子存储器件可以克服在有关性能和可靠性的各种类别的三端半导体晶体管(例如，配置在闪存)的缺点。例如包括写入、擦除和访问时间、数据可靠性、器件密度及其他。因此，本发明人在发明新的方法来创建或制造双端子存储器技术和如何能取代传统的微电子系统和器件。
【发明内容】
[0006] 以下呈现本发明的简要概述以提供本发明一些面向的基本理解。此概述不是本发明的详尽概况。其既不旨在标识说明书的关键或重要元素，也不在于描绘本说明书中，或在权利要求的任何范围中的任何特定实施例的范围。其目的在于以简化形式呈现本说明书的一些概念，作为呈现本公开更详细描述的前言。
[0007] 对于电子存储器的高速双端子存储器为基础的NAND架构，提供了提述发明的多个面向。本发明的发明人预期所公开的双端子存储器为基础的NAND架构可比传统的NAND具有更快的写入和擦除时间，以及比传统的NAND快的多的访问时间。此外，所公开的NAND架构可以具有改善的数据寿命、减小的位错误的概率以及其他好处。
[0008] 在一个或多个实施例中，根据本发明的双端子存储器为基础的NAND架构可具有1晶体管一 1双端子存储器件(IT-1D)的配置。1T-1D配置可以被提供为电气串联排列的存储器单元阵列，每个存储器单元包括并联连接到双端子存储器件的晶体管。根据本实施例，该NAND结构可以促进相对高的存储密度及改进的性能。例如，不同于传统的NAND闪存，并联1T-1D配置可以促进存储器单元阵列上的选定的存储器单元的快速读取时间。
[0009] 在另外的实施例中，对于程序操作，所公开的双端子存储器为基础的NAND架构的个别存储器单元可被访问。这可促进高运行粒度；减轻或避免其它NAND架构(如NAND闪存)的页面访问或阻止访问特性相关的低效率。对于单一单元访问，选择的单元的晶体管可以被去激活，或设置为非导通状态，而未被选中的单元的晶体管可被激活或分别设置为导电状态。读取信号可以通过那些存储器单元的各导电晶体管主要旁路非选择单元的双端子存储器件。然而，相对于选择的单元，去激活的晶体管将导致读取信号主要通过双端子存储器件传播，促进确定选择的单元的双端子存储器件的状态，并由此读取选择的单元的状态。最小化存储器单元阵列的电容可促进读取时间的进一步的改进。
[〇〇1〇]根据至少一个实施例，用于一个或更多个所公开的NAND架构的双端子存储器件可以是电阻式存储器件。在其他实施例中，双端子存储器件可以是铁磁性存储器、相变存储器、磁阻存储器、有机存储器、导电桥接存储器或类似物。在至少一个实施例中，双端子存储器件可以是电阻式随机存取存储器。
[〇〇11]在一实施例中，本发明提供了一种存储器。该存储器可以包括基底和至少部分形成于衬底内并从存储器单元的各自一个的各个第一端子电气串联排列到该存储器单元的各自一个的各个第二端子的存储器单元阵列。根据本实施例的一个或多个面向，阵列的至少一个存储器单元包括电气并联连接双端子多状态元件的晶体管元件，施加到存储器单元阵列的信号通过至少一个存储器单元传播，至少一个存储器单元主要通过晶体管元件响应被激活的晶体管元件。在替代的或附加的面向中，信号主要通过双端子多状态元件响应被去激活的晶体管元件通过至少一个存储器单元传播。
[0012]根据另一个实施例，本发明提供了一种制造存储器的方法。该方法可以包括在半导体衬底中形成用于晶体管的阵列的沟道区，沟道区从源极到漏极电气串联排列晶体管的阵列和形成用于存储器作为晶体管阵列的各自一个的各自控制栅极的字线组。此外，该方法可包括形成双端子开关器件组，从双端子开关器件组的各自的第一端子到各自的第二端子电气串联排列，和双端子开关器件组之一并联连接晶体管阵列之一。
【附图说明】
[0013]发明的许多层面、实施例，目的和优点将从后续的详细描述结合前后文相同的参考符号指向相同部份中显而可知。在本说明书中，许多特定细节被阐述以便提供本公开的彻底理解。然而，应该理解的是，题述公开的某些方面可以在没有这些具体细节或利用其它方法，元件，材料等情况下实施在其它实例中，公知的结构和器件以方块图的形式以帮助描述题述公开。
[0014]图1描绘根据本发明的一个或多个实施例的示例双端子存储器NAND架构的示意图。
[0015]图2描绘实施例中的包括多个双端子存储器NAND阵列的存储器的示例子块的示意图。
[0016]图3描绘根据本发明的其它实施例的用于选择的NAND阵列的示例信号传播路径的示意图。
[0017]图4描绘根据一些面向的包括双端子存储器件的双端子存储器NAND阵列的示例层的示意图。
[0018]图5描绘图4的NAND阵列的样本的侧视图的方块图。
[0019]图6描绘根据本发明的一个或多个实施例的用于制造电子存储器的示例方法的流程图。
[0020]图7描绘根据进一步的实施例的用于制造1T-1D NAND阵列的样本方法的流程图。
[0021]图8描绘根据另一实施例的包括用于制造NAND阵列的指令的示例计算系统的方块图。
[0022]图9描绘用于促进本文中所揭示的一个或多个面向的操作的示例操作环境便的方块图。
[0023]图10描绘可以在各个实施例相结合来实现的示例计算环境的方块图。
【具体实施方式】
[0024]本技术揭露涉及用于数字信息存储的双端子存储器单元。在一些实施例中，所述双端子存储器单元可包括电阻式技术，诸如电阻性切换两端子存储器单元。电阻性切换两端子存储器单元(也被称为电阻性切换存储器单元或电阻性切换存储器)，如这里所利用的，包括有与于两个导电触点之间的主动区两个导电接触(这里也称为电极或端)的电路元件。双端子存储器器件的主动区，在电阻性切换存储器的情况下，表现出多个稳定或半稳定的电阻状态-且每个电阻状态具有不同的电阻。此外，多个状态中的各个状态可形成或响应于施加在两个导电触点的合适电信号上。合适的电信号可以是电压值、电流值，电压或电流的极性、或类似物，或合适的组合。电阻性切换双端子存储器单元的范例，虽不是穷尽的例子，可以包括一个电阻性随机存取存储器(RRAM)。
[0025]本主题所揭露的实施例可以提供一个丝状为主的存储器单元。丝状为主的存储器单元的一个范例可以包含:P型或η型的硅(Si)支承层(例如，p型或η型多晶硅，P型或η型SiGe等)，用于提供电阻性切换层(RSL)灯丝形成离子的电阻性切换层以及活性金属层。P型或η型Si支承层可以包括p型或η型多晶硅，P型或η型SiGe或类似物。RSL(其也可以被本领域当成电阻开关介质(RSM)来提及)可以包含如:未掺杂的无定形硅层，具有固有特性的半导体层，硅(Si)亚氧化物等等。活性金属层的实例可以包括(但不限于):银(Ag)，金(Au)，钛(Ti)，镍(Ni)，铝(A1)，铬(Cr)，钽(Ta)，铁(Fe)，锰(Μη)，钨(W)，钒(V)，钴(Co)，铂(Pt)和钯(Pd)。其它合适的导电材料，以及化合物或前述的组合，在本主题公开的一些方面，是可以用于活性金属层的。关于类似于前述(多个)实施例的本主题公开的实施例的一些细节可以在下面的美国专利申请被授权给本申请的受让人的专利中找到:申请序列案号为11/875541(提交于2007年10月19日)的案和申请序列案号为12/575921 (提交于2009年10月8日)的案，其每一个在此通过引用各自全文并为了所有目的并入本文。
[0026]本主题公开在存储器中提供改善的效率和效用。在各种题述公开的实施例中，所公开的存储器结构可被用作具有CPU或微计算机的独立的或集成的嵌入式存储器器件。一些实施例可以被实现成，举例来说，作为计算机存储器的部分(例如，随机存取存储器、高速缓存存储器、唯读存储器、储存存储器或类似物)。其它可实施的实施例，例如，作为可携存储器器件。合适的可携存储器器件的示例可包括诸如可移除存储器、安全数字(SD)卡、通用序列总线(USB)储存器棒、紧凑闪存(CF)卡等，或前述的合适组合。(例如，参见图9和10及下文)。
[0027]NANDFLASH可被采用于紧凑型闪存器件、USB器件、SD卡、固态硬盘(SSD)、和存储等级储存器、也可被用于其他形式。本申请的发明人认为NAND已经在过去十年中证明促进驱动缩减到更小的器件和较高的芯片密度的成功的技术。然而，随着技术的按比例缩小的旧25纳米(nm)的存储器单元的技术，发明人认为一些结构、性能和可靠性问题也变得明显。例如，误码率(BER)显着增加，而存储器循环(存储器续航相关)降低。此外，本发明人认为由于存储器的阵列之间的高电容耦合，NAND具有传统的缺点，包括相对较慢的读取速度或延迟。随着技术规模下降和半导体芯片上的存储器阵列之间的间距变得更小，电容性问题恶化。许多这些或相似的缺点可以通过本文公开的NAND架构来减轻或避免。
[0028]在一个或多个实施例中，公开包括一个晶体管-一个双端子存储器器件(1T-1D)并联电路的NAND架构。在那些实施例的至少一子集中，双端子存储器器件可被称为具有电气上区别(例如，通过电特性，如电流，电压，电荷，电阻等)至少第二状态的至少第一状态的双端多状态元件。这里所公开的NAND存储器阵列相比其他的NAND技术可以提供较高的效率。此外，所公开的NAND架构可以很好地适用于三维集成和堆叠，导致较高的存储密度。还公开了用于所公开的NAND架构的至少一子集的用于读取、写入和擦除操作的编程操作。根据一些实施例，所公开的NAND架构可包括电气串联排列的存储器单元阵列，各个存储器单元包括1T-1D并联电路。在一个或多个实施例中，双端子存储器件可以包括非易失性电阻式开关器件。在至少一个实施例中，双端子存储器器件可以包括非易失性电阻式随机存取存储器(RRAM)。根据