电子元件及其制造方法与流程

电子元件及其制造方法相关申请的交叉引用本申请要求于2012年3月23日在韩国知识产权局申请的韩国专利申请No.10-2012-0029878的优先权，在此通过引用将该申请的全部内容并入本申请中。技术领域本发明涉及一种电子元件及其制造方法，更具体地，涉及一种直流电阻减小且抑制交流电阻过度减小的电子元件及其制造方法。

背景技术：
三端子电容器指的是包括输入端、输出端以及接地端的电容器，这种电容器也被称作馈通电容器(feed-throughcapacitor)。当包含噪音的电信号通过电子电路中的输入/输出端被引进时，三端子电容器用于引导(induce)噪音进入设置在产品中的接地通路内。具有低残余电感特性的三端子电容器在高频区域表现出优良的噪声衰减特性并且允许制造具有各级电容的产品，这样，可以在不同的频带实现衰减特性。也就是说，电信号的噪声衰减根据电容的增加而增加，同时磁共振频率转移到低频带以显著地降低高频带中的衰减系数，所以可以选择对应于适合电路的频带的电容以用于噪声滤波器。

技术实现要素：
本发明的一个方面提供一种直流电阻减小且交流电阻的过度减小得到抑制的电子元件及其制造方法。根据本发明的一个方面，提供一种电子元件，该电子元件包括：陶瓷本体，该陶瓷本体包括沿长度方向的两个端面、沿宽度方向的两个侧面以及沿厚度方向的顶面和底面；第一外电极和第二外电极，该第一外电极和第二外电极分别形成在所述沿长度方向的两个端面上；第三外电极和第四外电极，该第三外电极和第四外电极分别形成在所述沿宽度方向的两个侧面上；第一内电极，该第一内电极形成在所述陶瓷本体内且连接至所述第一外电极和第二外电极；以及第二内电极，该第二内电极与所述第一内电极交替地设置，同时所述第一内电极和第二内电极之间插入有陶瓷层，且所述第二内电极连接至所述第三外电极和第四外电极，其中所述第一内电极的厚度t1为0.9μm或更小且所述第二内电极的厚度t2为0.9μm或更小，同时所述第一内电极的粗糙度R1小于所述第二内电极的粗糙度R2。所述电子元件可以为三端子电子元件。可以满足(R1/R2)≤0.9。可以满足(R2/t2)≤0.5。可以满足(R2/t2)≤0.5。所述第三外电极和第四外电极可以延伸至所述陶瓷本体的顶面的一部分和底面的一部分。所述第一内电极和第二内电极可以包括电容形成部和引出部。所述第二内电极的引出部的沿长度方向的尺寸可以小于所述第二内电极的电容形成部的沿长度方向的尺寸。所述第二内电极的引出部的沿长度方向的尺寸可以小于所述第三外电极和第四外电极的沿长度方向的尺寸。根据本发明的另一个方面，提供一种多端子电子元件，该多端子电子元件包括：第一外电极和第二外电极，该第一外电极和第二外电极分别形成在所述陶瓷本体的沿长度方向的两个端面上；多个第三外电极和第四外电极，该多个第三外电极和第四外电极分别形成在所述陶瓷本体的沿宽度方向的两个侧面上；多个第一内电极；该多个第一内电极在所述陶瓷本体内层叠并且连接至所述第一外电极和第二外电极；以及多个第二内电极，该多个第二内电极与所述多个第一内电极交替地设置，同时所述第一内电极与第二内电极之间插入有陶瓷层，且所述多个第二内电极连接至所述第三外电极和第四外电极，其中，所述第一内电极的厚度t1为0.9μm或更小且所述第二内电极的厚度t2为0.9μm或更小，同时所述第一内电极的粗糙度R1小于所述第二内电极的粗糙度R2。可以满足(R2/t2)≤0.5。可以满足(R1/R2)≤0.9。所述多个第三外电极和第四外电极可以延伸至所述陶瓷本体的顶面的一部分和底面的一部分。所述第一内电极和第二内电极可以包括电容形成部和引出部。所述第二内电极的引出部的沿长度方向的尺寸可以小于所述第二内电极的电容形成部的沿长度方向的尺寸。所述第二内电极的引出部的沿长度方向的尺寸可以小于所述第三外电极和第四外电极的沿长度方向的尺寸。根据本发明的另一个方面，提供一种制造电子元件的方法，该方法包括：制备第一陶瓷基片和第二陶瓷基片；制备第一导电浆料，该第一导电浆料包括第一导电金属；制备第二导电浆料，该第二导电浆料包括第二导电金属，该第二导电金属的平均颗粒直径大于所述第一导电金属的平均颗粒直径，且所述第二导电浆料的粘度高于所述第一导电浆料的粘度；分别用所述第一导电浆料和第二导电浆料在所述第一陶瓷基片和第二陶瓷基片上形成第一内电极和第二内电极；以及层压所述第一陶瓷基片和第二陶瓷基片，以及切割和烧结所述第一陶瓷基片和第二陶瓷基片。所述第一导电金属和第二导电金属可以由相同的材料制成。所述电子元件可以为三端子电子元件或多端子电子元件。附图说明通过下面结合附图的详细说明，本发明的上述和其它方面、特征以及其它优点将会更加清楚地得到理解，其中：图1是根据本发明的实施方式的电子元件的立体图；图2是根据本发明的实施方式的电子元件的立体分解图；图3是沿图1中的X-X’线剖切的剖视图；图4是图3中Z部分的放大图；图5和图6是说明测量内电极的粗糙度的示意图；图7是根据本发明的另一种实施方式的电子元件的立体分解图；以及图8是根据本发明的另一种实施方式的电子元件的沿图1中的X-X’线剖切的剖视图。具体实施方式现在，将参照附图对本发明的实施方式进行详细说明。然而，本发明的可以实施为许多不同的形式，且不应解释为局限于上述实施方式。此外，提供这些实施方式以便使此处公开的内容彻底和完整，并将本发明的范围充分地传达给本领域的技术人员。在附图中，出于清楚的目的可以放大元件的形状和尺寸，而且相同的附图标记将被用于自始至终指代相同或者相似的元件。图1是根据本发明的实施方式的电子元件的立体图。图2是根据本发明的实施方式的电子元件的立体分解图。图3是沿图1中的X-X’线剖切的剖视图。图4是图3中Z部分的放大图。图5和图6是说明测量内电极的粗糙度的示意图。参见图1至图3，根据本发明的实施方式的电子元件可以包括陶瓷本体10；外电极21至24，该外电极21至24形成在陶瓷本体10的外表面上；以及内电极32和内电极33，该内电极32和内电极33层叠地布置在陶瓷本体10内。详细地，三端子电容将作为实施例被描述。在图1中，“L”方向指的是长度方向，“W”方向指的是宽度方向，并且“T”方向指的是厚度方向。陶瓷本体10可以为长方体形状，并且陶瓷本体10可以具有沿长度方向的两个端面S1和S4、沿宽度方向的两个侧面S2和S5、以及沿厚度方向的顶面S3和底面S6。陶瓷本体10可以包含陶瓷材料，即具有高介电常数的介电质材料(dielectricsubstance)。具体地，陶瓷本体10可以包含钛酸钡、钛酸锶等。当介电质材料位于施加不同极性的两个电极之间时，介电质材料内的电偶极子(electricdipole)可以一致地排列以响应由两个电极形成的电场，从而，可以在两个电极中积累大量的电荷。外电极可以包括第一外电极至第四外电极21至24。第一外电极21和第二外电极22可以形成在沿陶瓷本体10的长度方向的两个端面S1和S4上。第一外电极21和第二外电极22可以形成为沿陶瓷本体10的长度方向彼此相对。而且，第一外电极21和第二外电极22可以形成为延伸至表面S2、S3、S5和S6的与沿陶瓷本体10的长度方向的两个端面S1和S4邻接的部分。第三外电极23和第四外电极24可以形成在沿陶瓷本体10的宽度方向的两个侧面S2和S5上。第三外电极23和第四外电极24可以形成为沿陶瓷本体10的宽度方向彼此相对。而且，第三外电极23和第四外电极24可以形成为延伸至陶瓷本体10的顶面S3的一部分和底面S6的一部分。包括作为信号的直流分量和作为噪声的交流分量的电压可以施加在第一外电极21和第二外电极22上，且第三外电极23和第四外电极24可以接地以消除作为噪声的交流分量。外电极21至24可以包括例如金、银、铜、镍、钯等导电金属，以作为具有导电性的主要元件，且这样，外电极21至24可以有效地将施加的电流从外部转移至内电极32和内电极33。此外，外电极21至24还可以包括玻璃，且这里，玻璃可以填满出现在外电极21至24内的细孔(pores)以增加外电极21至24的致密性。因为外电极21至24的致密性增加，可以防止电镀液渗透进入外电极21至24，从而增加了产品的寿命和可靠性。内电极可以包括第一内电极32和第二内电极33。第一内电极32形成在陶瓷本体10内且可以连接至第一外电极21和第二外电极22。第二内电极33布置成与第一内电极32层叠，同时第二内电极33与第一内电极32之间插入有陶瓷层14，且第二内电极33可以连接至第三外电极23和第四外电极24。第一内电极32可以被称作信号电极而第二内电极33可以被称作接地电极。在本实施方式中，第一内电极32和第二内电极33的厚度可以从大约0.2μm变化到大约0.9μm。也就是说，当第一内电极32和第二内电极33各自的厚度为t1和t2时，可以满足0.2μm≤t1≤0.9μm和0.2μm≤t2≤0.9μm。第一内电极32的厚度t1和第二内电极33的厚度t2都为0.9μm或更小可以解释如下。也就是说，当第一内电极32的厚度t1和第二内电极33的厚度t2都超过0.9μm时，因为内电极32和内电极33的横截面面积足够大，所以内电极32和内电极33的直流电阻可以足够低，且这样，可能不会发生由于直流电阻增加而引起的信号衰减。然而，当第一内电极32的厚度t1和第二内电极33的厚度t2都小于0.9μm时，内电极32和内电极33的连通性(connectivity)可能急剧减小且粗糙度可能会增加，从而急剧地增大直流电阻。本实施方式旨在解决当第一内电极32和第二内电极33的厚度t1和t2小于0.9μm时直流电阻增大的问题。下表1中显示有关实验结果。【表1】类别内电极厚度(t1和t2)(μm)三端子元件直流电阻(mΩ)样本10.5183样本20.6172样本30.7143样本40.8121样本50.992样本61.073样本71.265参见表1，可以看出当内电极的厚度t1和t2减小至小于0.9μm时，直流电阻急剧增加至大于100mΩ。第一内电极32的厚度t1和第二内电极33的厚度t2都为0.2μm或更大可以解释如下。也就是说，当第一内电极32的厚度t1和第二内电极33的厚度t2都小于0.2μm时，内电极32和内电极33的覆盖范围(coverage)不足以实现电容，从而导致电容器功能失效。在本实施方式中，第一内电极32的粗糙度小于第二内电极33的粗糙度。详细地，第一内电极32的粗糙度可以等于或小于第二内电极33的粗糙度的0.9倍。也就是说，当第一内电极32的粗糙度为R1且第二内电极33的粗糙度为R2时，可以满足(R1/R2)≤0.9。通过允许连接至接地端的第二内电极33的粗糙度R2大于第一内电极32的粗糙度R1，即使在第一内电极32的直流电阻减小的情况下，第二内电极33的交流电阻也可能不会相对地减小。因为第二内电极33的交流电阻相对较高，所以可以避免当交流电阻较低时出现的下述问题。也就是说，当直流电阻较低时，等效串联电阻(ESR)同样减小，且当等效串联电阻过低时，可能发生并联谐振现象，从而增加阻抗。通过使作为内电极32和内电极33的材料的镍粉末颗粒化、通过调整有机溶剂、粘合剂等的类型和含量来制作具有低粘度的浆料、以及用所述浆料形成内电极32和内电极33，可以减小内电极32和内电极33的粗糙度R1和R2。当镍粉末的平均颗粒直径增加时，内电极32的粗糙度R1和内电极33的粗糙度R2可能会增大。当有机溶剂的含量增加时，浆料的粘度可能会减小且内电极32的粗糙度R1和内电极33的粗糙度R2可能会减小。当粘合剂的含量增加时，浆料的粘度可能会增大且内电极32的粗糙度R1和内电极33的粗糙度R2可能会增大。通过适当地调整镍粉末的颗粒直径以及有机溶剂、粘合剂等的类型和含量，可以将用于内电极的浆料的粘度适当地调整为具有预期的水平。在本实施方式中，第二内电极33的粗糙度R2可以小于第二内电极33的厚度t2，且详细地，第二内电极33的粗糙度R2可以为第二内电极33的厚度t2的一半。即，可以满足(R2/t2)≤0.5。当满足(R2/t2)≥0.5时，第二内电极的连通性可能会降低。内电极的粗糙度较高意味着内电极的表面极其不规则。当第二内电极的粗糙度大于第二内电极的厚度的一半时，可能形成穿过第二内电极的孔。这样，第二内电极的连通性可能会降低。第一内电极32和第二内电极33可以包括电容形成部P和引出部Q。电容形成部P和引出部Q可以为矩形，但是本发明不限于此。这里，由于制造工艺误差，电容形成部P和引出部Q可能不会具有精确的矩形形状。此外，第一内电极32和第二内电极33的电容形成部P和引出部Q的形状可以根据设计参考(设计基础)变化性地修改。促进电容形成的电容形成部P可以与相邻的内电极33重叠。引出部Q可以形成为使得内电极的电容形成部的一端延伸至伸出到陶瓷本体10的表面并且与外电极21至24连接，这样不会促进电容的形成。在第二内电极33中，引出部Q的沿长度方向的尺寸L可以小于电容形成部P的沿长度方向的尺寸M，还可以小于第三外电极23和第四外电极24的沿长度方向的尺寸N。为了获取电容，第二内电极的电容形成部P的尺寸可以保持不变，同时引出部Q的尺寸可以减小。也就是说，引出部Q沿长度方向的尺寸L可以减小。第二内电极33可以沿宽度方向伸出到陶瓷本体10的侧面并且连接至第三外电极23和第四外电极24。这样，为了使第三外电极23和第四外电极24覆盖从陶瓷本体10的表面暴露的引出部Q，引出部Q的沿长度方向的尺寸L应该小于第三外电极23和第四外电极24的沿长度方向的尺寸N。内电极32和内电极33可以选自由金(Au)、银(Ag)、铜(Cu)、镍(Ni)、钯(Pd)以及它们的合金所构成的组中的至少一者来制造。下面，将参考图4描述内电极32的厚度t1和内电极33的厚度t2的测量。内电极32的厚度t1和内电极33的厚度t2可以通过用扫描电子显微镜(SEM)扫描陶瓷本体10沿长度方向和厚度方向的横截面而获得的图像来测量。例如，如图4所示，通过在内电极32和内电极33上的沿长度方向的30个等距点上测量厚度可以获得平均值，该30个等距点提取自通过扫描电子显微镜扫描在陶瓷本体10的宽度方向的中心部截取的沿长度方向和厚度方向的横截面而获得的图像。可以在第一内电极32和第二内电极33重叠的电容形成部P测量30个等距点。此外，当该测量过程广泛地在10个或更多的内电极32和内电极33上进行时，可以进一步概括内电极32和内电极33的平均厚度。下面，将参考图5和图6描述内电极32的粗糙度R1和内电极33的粗糙度R2的测量。表示粗糙度的参数包括中心线平均粗糙度Ra和十点平均粗糙度RZ。本发明的实施方式中使用的粗糙度可以为中心线平均粗糙度Ra。中心线平均粗糙度Ra为内电极的表面粗糙度的值，即内电极的通过基于粗糙面的虚拟中心线获得的平均值来计算的粗糙度。计算中心线平均粗糙度Ra的详细方法如下。参见图5，可以在形成在内电极32和内电极33的一个表面上的粗糙面上画出虚拟中心线，基于粗糙面的虚拟中心线测量出各个距离(例如r1、r2、r3…r13)，然后通过取各个距离的平均值而获得的值可以确定为内电极32和内电极33的中心线平均粗糙度Ra。作为参考，十点平均粗糙度RZ可以指的是通过将基于粗糙面的虚拟中心线的到虚拟中心线上面的五个最高点和到虚拟中心线下面的五个最低点的各个距离的平均值相加来计算获得的值。详细地，参考图6，为了计算十点平均粗糙度RZ，虚拟中心线可以相对于形成在内电极32和内电极33的一个表面上的粗糙面来设置。然后，基于粗糙面的虚拟中心线，可以测量到虚拟中心线上方的五个最高点的各个距离(r1+r2+r3+r4+r5)和到虚拟中心线下方的五个最低点的各个距离(r6+r7+r8+r9+r10)，然后，各个距离的平均值可以通过下面的公式来计算表示：根据本实施方式的三端子电子元件的工作效果将得到描述。当对应于信号的直流分量和对应于噪音的交流分量作用在第一内电极32上时，包含在信号中的噪音可能传递至接地的第二内电极33以被消除。然而，当第一内电极32的直流电阻较高时，信号可能相当弱。在本实施方式中，第一内电极32的粗糙度减小以降低第一内电极32的直流电阻，同时第二内电极33的粗糙度保持为相对较大以防止第二内电极33的交流电阻降低，从而防止由于并联谐振现象而导致阻抗增加。下面，将描述本发明的另一种实施方式。根据本实施方式的多端子电子元件的立体图与图1一致。图7是根据本实施方式的多端子电子元件的立体分解图，以及图8是根据本实施方式的多端子电子元件的沿图1中的X-X’线剖切的剖视图。参见图1，根据本发明的多端子电子元件可以包括陶瓷本体10，形成在陶瓷本体10的外表面上的外电极21至24，以及层叠地设置在陶瓷本体10内的内电极32和内电极33。外电极可以包括第一外电极21至第四外电极24。第一外电极21和第二外电极22可以形成在陶瓷本体10的长度方向的两端面S1和S2上。此外，第三外电极23和第四外电极24可以形成在陶瓷本体10的宽度方向的两侧面S2和S5上。内电极可以包括第一内电极32和第二内电极33。多个第一内电极32可以形成在陶瓷本体10内并且可以连接至第一外电极21和第二外电极22。多个第二内电极33可以交替地与多个第一内电极32层叠，且每一个第一内电极32和第二内电极33之间都插入有陶瓷层14。第一内电极32的厚度t1和第二内电极33的厚度t2可以为0.9μm或更小，且第一内电极32的粗糙度R1可以小于第二内电极33的粗糙R2。在本实施方式中，多个第一内电极32可以层叠在一起且第二内电极33可以交替地设置在第一内电极32之间。当内电极32和内电极33的数量增加时，直流电阻可能减小，且可以根据所需特性适当地设定层叠的内电极32和内电极33的数量。在本实施方式中，第三外电极和第四外电极可以形成在陶瓷本体的两个侧面上。在这种情况下，可以设置多个第三外电极和第四外电极。在本实施方式中，可以满足(R1/R2)≤0.9和(R2/t2)≤0.5。第一外电极21和第二外电极22可以形成为延伸至表面S2、S3、S5和S6的与陶瓷本体10的长度方向的两个端面S1和S4相邻的部分。第三外电极23和第四外电极24可以形成为延伸至陶瓷本体的顶面S3和底面S6的一部分。第一内电极32和第二内电极33可以包括电容形成部P和引出部Q。电容形成部P和引出部Q可以为矩形。在第二内电极33中，引出部Q的沿长度方向的尺寸L可以小于电容形成部P的沿长度方向的尺寸M。引出部Q的沿长度方向的尺寸L可以小于第三外电极23和第四外电极24的沿长度方向的尺寸N。陶瓷本体10可以包括具有高介电常数的介电质材料，且所述介电质材料可以包含钛酸钡。可以选自由金(Au)、银(Ag)、铜(Cu)、镍(Ni)、钯(Pd)以及它们的合金所构成的组中的至少一者来制造。有关陶瓷本体10、内电极32和内电极33、以及外电极21至24的细节与前面的实施方式中所描述的相同。一种根据本发明的另一种实施方式的三端子电子元件的制造方法包括：制备第一和第二陶瓷基片；制备包括第一导电金属的第一导电浆料；制备包括第二导电金属的第二导电浆料，其中第二导电金属具有比第一导电金属的平均颗粒直径更大的平均颗粒直径且具有比第一导电金属的粘度更高的粘度；分别在具有第一导电浆料的第一陶瓷基片和具有第二导电浆料的第二陶瓷基片上形成第一内电极和第二内电极；以及将第一陶瓷基片和第二陶瓷基片层压，并且切割并烧结第一陶瓷基片和第二陶瓷基片。在本实施方式中，词语“第一”和“第二”仅用于区分组成的元件而不应被解释为以任何方式限制本发明。首先，将陶瓷粉末、有机溶剂、粘合剂等混合，然后，将它们球磨以制造陶瓷浆料以制造陶瓷基片，其中，陶瓷浆料通过刮刀法(doctorblademethod)等方法处理。可以将具有相对较小的平均颗粒直径的导电金属粉末添加到第一导电浆料中，并且可以将具有相对较大的平均颗粒直径的导电金属粉末添加到第二导电浆料中。减小导电金属粉末的平均颗粒直径是为了减小内电极的粗糙度。第一导电浆料的粘度可以小于第二导电浆料的粘度。导电浆料的粘度可以通过调整包括在导电浆料中的粘合剂的量来进行调整。当粘合剂的含量增加时，导电浆料的粘度同样增加，且当粘合剂的含量减少时，导电浆料的粘度减小。第一内电极可以形成在具有第一导电浆料的第一陶瓷基片上，且第二电内电极可以形成在具有第二导电浆料的第二陶瓷基片上。具有形成在其上的第一内电极的第一陶瓷基片和具有形成在其上的第二内电极的第二陶瓷基片可以交替地层叠以形成基片层压材料。层叠的基片的数量可以根据设计参数改变。切割基片层压材料以形成基芯片，然后烧结基芯片以形成烧结的芯片。当镍作为内电极的材料时，烧结需要在还原氛围下进行以防止镍被氧化。包括作为主要成分的铜的外电极可以形成在烧结的芯片的外表面上。而且，为了防止电镀液渗透进入外电极，可以在外电极中加入玻璃。锡镀层可以形成在外电极上以增强焊接性能。因为第一导电浆料的导电金属粉末的平均颗粒直径较小且第一导电浆料的粘度较低，第一内电极的粗糙度可能小于第二内电极的粗糙度。第一和第二陶瓷基片可以包含钛酸钡。导电金属可以包括选自由金(Au)、银(Ag)、铜(Cu)、镍(Ni)、钯(Pd)以及它们的合金所构成的组中的至少一者发明例下面，将参考发明例和对比例详细地描述本发明。根据本发明的实施方式的三端子电子元件按以下方法制备。首先，将300g钛酸钡粉末、85克乙醇、57克甲苯以及直径为0.1mm的氧化锆球进行混合，然后对混合物进行5个小时的三辊球磨(3-rollballmilling)以制造陶瓷浆料。陶瓷浆料按照刮刀法(doctorblademethod)被涂抹在聚乙烯膜上，然后干燥该陶瓷浆料以制造陶瓷基片，且这里，陶瓷基片的厚度为1.5μm。将镍粉末、有机溶剂以及粘合剂进行混合，并将陶瓷球添加到混合物中，然后球磨该混合物以制备导电浆料。松油醇用作有机溶剂而EC(乙基纤维素)用作粘合剂。直径为0.3mm的氧化锆球用作陶瓷球，且进行7个小时的球磨。关于导电浆料，制备第一导电浆料和第二导电浆料，第一导电浆料含有更小的镍颗粒且具有低粘度而第二导电浆料含有更大的镍颗粒且具有高粘度。在第一导电浆料中，使用平均颗粒尺寸为180nm的镍粉末，且通过在90g到150g的范围内改变粘合剂的含量来改变第一导电浆料的粘度。第二导电浆料以与第一导电浆料相同的方法制造。然而，使用平均颗粒直径(300nm)大于第一导电浆料的平均直径的镍粉末，且粘合剂的含量为200g。第二导电浆料的粘度为20000cps。第一导电浆料的粘度从9000cps变化到15000cps，且低于第二导电浆料的粘度。第一内电极形成在具有第一导电浆料的陶瓷基片上，且第二内电极形成在具有第二导电浆料的另一个陶瓷基片上。具有形成在其上的第一内电极和第二内电极的陶瓷基片交替地层叠以制造陶瓷基片层压材料，该陶瓷基片层压材料中层叠了120个第一内电极和120个第二内电极，然后，所述陶瓷基片层压材料被切割以获得基芯片。基芯片在260℃的大气环境下煅烧50个小时，然后，在1190℃的还原氛围下烧结23个小时以获得烧结的芯片。外电极由烧结的芯片上的导电浆料组成以制造三端子电容器，其中导电浆料包含作为导电浆料的主要成分的铜。内电极32的平均厚度t1和内电极33的平均厚度t2都为0.8μm。制成的三端子电容器的直流电阻由安捷伦公司的毫欧计表4338B来测量。此后，通过抛光部分的扫描电子显微镜显微图来测量内电极32的厚度t1、粗糙度R1和内电极33的厚度t2、粗糙度R2。内电极的厚度与粗糙度的测试以与上面相同的方法进行，且结果在下表2中显示。【表2】参见表2，第一内电极32的粗糙度R1在0.01μm到0.5μm的范围内改变，且第二内电极33的粗糙度R2在0.1μm到0.5μm的范围内改变。在发明例1至5中，R1/R2从0.1变化到0.9，小于1。在这种情况下，直流电阻为51mΩ到56mΩ，相对较低。同时，R2/t2为0.13，表示电极连通性优良。在发明例6至8中，R1/R2从0.05变化到0.75，小于1。在这种情况下，直流电阻为53mΩ到59mΩ，相对较低。同时，R2/t2为0.25，表示电极连通性优良。同时，在对比例1和2中，R1/R2为1或更大，直流电阻迅速地增加至82mΩ或更高。在发明例9至11中，R1/R2从0.333变化到0.667，小于1。在这种情况下，直流电阻为59mΩ到67mΩ，相对较低。同时，R2/t2为0.38，表示电极连通性优良。同时，在对比例3和4中，R1/R2为1或更大，直流电阻迅速地增加至86mΩ或更高。在发明例12至14中，R1/R2从0.25变化到0.75，小于1。在这种情况下，直流电阻为61mΩ到73mΩ，相对较低。同时，R2/t2为0.5，表示电极连通性优良。同时，在对比例5和6中，R1/R2为1或更大，直流电阻迅速地增加至97mΩ或更高。在发明例15至18中，R1/R2从0.2变化到0.8，小于1。在这种情况下，直流电阻为62mΩ到77mΩ，相对较低。同时，在对比例7中，R1/R2为1或更大，直流电阻迅速地增加至115mΩ或更高。在发明例15至18中，R2/t2为0.63，大于0.5。在这种情况下，直流电阻相对较低，但是电极连通性小于80％，相对较低。这是因为第二内电极的粗糙度大于第二内电极的厚度，所以可能有许多孔穿过第二内电极。如此一来，考虑到电极连通性，R2/t2可以优选为0.5或更小。综上所述，根据表2，在第一内电极32的厚度t1和第二内电极33的厚度t2都为0.9μm或更小的情况下，R1/R2应该为0.9或更小以允许直流电阻相对较低，且当R2/t2小于0.5时，电极连通性优良。如上所述，根据本发明的实施方式，可以得到直流电阻减小而交流电阻不减小的三端子电子元件。虽然已经结合实施方式展示和描述了本发明，但对本领域技术人员显而易见的是，可以在不背离由所附权利要求所限定的本发明的精神和范围的情况下进行修改和变形。