一种绝缘栅双极型晶体管器件结构的制作方法

本发明属于功率半导体器件
技术领域：
，涉及MOS(Metal-Oxide-Semiconductor，金属氧化物半导体)栅控双极型器件，尤其涉及绝缘栅双极型晶体管(IGBT)。
背景技术：
：MOS栅控双极型器件不但功率高，而且可以用小信号控制。IGBT结构设计多种多样，其中具有虚拟原胞区域(dummycell)的结构是比较常用的(参见，比如，美国专利8633510，以下称为“专利文献1”)。专利文献1中描述的典型IGBT结构如图1所示。该结构包括：背面的金属集电极13、P型集电极12、N型场终止层11和N-漂移区10。晶体管顶部包括有源原胞和虚拟原胞。有源原胞和虚拟原胞通过沟槽栅分开。沟槽栅结构由相互接触的多晶硅栅电极6和栅氧化层9组成。有源原胞包括N+发射区1和P+接触区2，它们通过介质层4的窗口和金属发射极5相连。有源原胞内的P型阱区7通过P+接触区2和发射极电极相连。有源原胞内的P型阱区的下面还具有N型CS(carrierstored，载流子储存)层8。虚拟原胞包含P型深阱19。P型深阱19不和任何电极相连，其电位悬空。图1结构的特征在于虚拟原胞的P型深阱19，其好处是可以减少栅电容。但是，这种结构的栅电容还是不够小。因此其关断能耗和关断延迟时间仍然比较大。所以，有必要改进这种IGBT结构，降低栅电容，减少关断能耗和关断延迟时间。技术实现要素：针对现有技术中存在的上述问题，本发明提供一种半导体器件结构，其可以降低栅电容，减少关断能耗和关断延迟时间。而且其可以应用在所有的MOS栅控双极型器件中，包括但不限于，场终止IGBTField-StopIGBT，逆导型IGBTreverse-conductingIGBT，逆阻型IGBTreverse-blockingIGBT和MOS栅控晶闸管MOS-controlledthyristor等。具体来说，本发明采用以下技术方案：一种绝缘栅双极型晶体管器件结构，具有背面和正面，所述器件从背面开始依次包括：包括金属集电极13、P型集电极12、N型场终止层11和N-漂移区10，在N-漂移区10中靠近正面的部分设置了N型CS层8，器件顶部包括有源原胞40和虚拟原胞51、52两种区域，其中虚拟原胞51、52设置在有源原胞40两侧并分别根据与有源原胞40的相对位置称为左虚拟原胞51和右虚拟原胞51，其特征在于：有源原胞40所包含的沟槽只有两个而且这两个沟槽是相邻的，称它们为有源沟槽37；有源沟槽37的沟槽结构由相互接触的有源沟槽多晶硅6和栅氧化层9组成，其中有源沟槽多晶硅6和栅电极30相连；有源原胞区域40由这两个有源沟槽37以及和有源沟槽37紧密相邻的半导体层所组成，有源原胞40的左右两边都是虚拟原胞51、52，虚拟原胞51、52所包含的沟槽被称为虚拟沟槽38；虚拟沟槽38的沟槽结构由相互接触的虚拟沟槽多晶硅3和栅氧化层9组成，其中虚拟沟槽多晶硅3和发射极电极相连；虚拟原胞区域51、52以虚拟沟槽38为其边界，所有沟槽都至少穿透了部分CS层8和部分N-漂移层10；器件顶部还包括三种P型基区，它们都位于CS层8的上方；第一种P型基区7a位于有源原胞区域40内，但不存在于两个有源沟槽37之间，第一种P型基区7a上面还设有N+发射区1和P+接触区2，并通过介质层中的窗口20和金属发射极5相连接；第二种P型基区7b位于有源原胞区域40内的两个有源沟槽37之间，并且都是电位悬空的；第三种P型基区7c位于虚拟原胞区域51、52内。优选地，第二种P型基区7b可以是连续的也可以被N-漂移区10分割成不连续的结构，第三种P型基区7c可以是连续的也可以被N-漂移区10分割成不连续的结构，并且第三种P型基区7c中的一个或多个或全部是电位悬空的，或者和发射极电极相连。优选地，第二种P型基区7b和/或第三种P型基区7c上面还包含P+接触区2或者包含N+发射区1和P+接触区2两者。优选地，P型集电极12中还包含N+区域14，从而取代部分P型集电极12，N+区域14的上端和N型场终止层11相接触，N+区域14的下端和和金属集电极13相接触。另外，左虚拟原胞区域51和右虚拟原胞区域52所包含的沟槽数目可以相等，也可以不相等。进一步，有源原胞40和左右虚拟原胞区域51、52所包含的沟槽数目的比例是可变的。在以上所述的绝缘栅双极型晶体管器件结构中，所采用的半导体材料是硅、碳化硅、氮化镓。本发明还公开另一种绝缘栅双极型晶体管器件结构，具有背面和正面，所述器件从背面开始依次包括：包括金属集电极13、P型集电极12、N-漂移区10和N型CS层8，顶部包括有源原胞40和虚拟原胞51、52两种区域，其特征在于：有源原胞40所包含的沟槽只有两个而且这两个沟槽是相邻的，称它们为有源沟槽37；有源沟槽37的沟槽结构由相互接触的有源沟槽多晶硅6和栅氧化层9组成，其中有源沟槽多晶硅6和栅电极30相连；有源原胞区域40由这两个有源沟槽37以及和有源沟槽37紧密相邻的半导体层所组成，有源原胞40的左右两边都是虚拟原胞51、52，其中这左右两边的虚拟原胞51、52根据与有源原胞40的相对位置分别被称为左虚拟原胞51和右虚拟原胞51，虚拟原胞51、52所包含的沟槽被称为虚拟沟槽38；虚拟沟槽38的沟槽结构由相互接触的虚拟沟槽多晶硅3和栅氧化层9组成，其中虚拟沟槽多晶硅3和发射极电极相连；虚拟原胞区域51、52以虚拟沟槽38为其边界，所有沟槽都至少穿透了部分CS层8和部分N-漂移层10；器件顶部还包括三种同时形成的P型基区，它们都位于CS层8的上方；第一种P型基区7a位于有源原胞区域40内，但不存在于两个有源沟槽37之间；第二种P型基区7b可以是连续的也可以是不连续的，位于有源原胞区域40内的两个有源沟槽37之间；第三种P型基区7c可以是连续的也可以是不连续的，位于虚拟原胞区域51、52内；第一种P型基区7a上面还设有N+发射区1和P+接触区2，并通过介质层中的窗口20和金属发射极5相连接；第二种P型基区7b都是电位悬空的；每个第三种P型基区7c要么是电位悬空的，要么和发射极电极相连；正面的N-漂移区有多个电位悬空的P型环15，背面的P型集电极12向上一直延伸到正面。本发明的有益效果是：本发明器件的栅电容、关断能耗和关断延迟时间比图1结构显著降低。附图说明图1是一种传统的IGBT结构图；图2是本发明的一种实例器件结构图；图3是本发明的一种实例器件结构图；图4是本发明的一种实例器件结构图；图5是本发明的一种实例器件结构图；图6是本发明的一种实例器件结构图；图7是本发明的一种实例器件结构图；图8是本发明的一种实例器件结构图；图9是本发明的一种实例器件结构图；图10是两种IGBT结构(图1和图2结构)的米勒电容对比图；图11是用来测试的开关电路；图12是两种IGBT结构(图1和图2结构)的关断波形。在图中：1、N+发射区；2、P+接触区；3、虚拟沟槽多晶硅；4、介质层；5、金属发射极；6、有源沟槽多晶硅；7、P型阱区；7a、第一种P型基区；7b、第二种P型基区；7c、第三种P型基区；8、N型CS层；9、栅氧化层；10、N-漂移区；11、N型场终止层；12、P型集电极；13、金属集电极；14、N+区域；15、P型环；19、P型深阱；20、窗口；30、栅电极；37、有源沟槽；38、虚拟沟槽；40、有源原胞；51、左虚拟原胞；52、右虚拟原胞。具体实施方式本发明采用一种新的结构来解决现有技术中存在的上述问题。本发明的结构具体为：一种半导体器件，包括金属集电极、P型集电极、N型场终止层、N-漂移区和N型CS层，顶部包括有源原胞和虚拟原胞两种区域，其中：有源原胞所包含的沟槽只有两个而且这两个沟槽是相邻的，称它们为有源沟槽；有源沟槽的沟槽结构由相互接触的多晶硅和栅氧化层组成，其多晶硅和栅电极相连；有源原胞区域由这两个有源沟槽以及和有源沟槽紧密相邻的半导体层所组成，有源原胞的左右两边都是虚拟原胞，虚拟原胞所包含的沟槽被称为虚拟沟槽；虚拟沟槽的沟槽结构由相互接触的多晶硅和栅氧化层组成，其多晶硅和发射极电极相连；虚拟原胞区域以虚拟沟槽为其边界，所有沟槽都至少穿透了部分CS层和部分N-漂移层；器件顶部还包括三种P型基区，它们都位于CS层的上方；第一种P型基区是连续的，位于有源原胞区域内，但不存在于两个有源沟槽之间；第二种P型基区是连续的，位于有源原胞区域内的两个有源沟槽之间；第三种P型基区是连续的，位于虚拟原胞区域内；三种P型基区上面都设有N+发射区和P+接触区，第一种P型基区和第三种P型基区上面的N+发射区和P+接触区通过介质层中的窗口和金属发射极相连接，第二种P型基区及其上面的N+发射区和P+接触区是电位悬空的。作为本发明的进一步改进，第二种P型基区上面可以不设置N+发射区和P+接触区；第三种P型基区上面可以不设置N+发射区，其上面的P+接触区可以扩展。作为本发明的进一步改进，第三种P型基区上面可以不设置P+接触区。作为本发明的进一步改进，第三种P型基区可以电位悬空。作为本发明的进一步改进，第三种P型基区可以是不连续的，第三种P型基区沿沟槽的方向被N-漂移区分割成不连续的区域；每个第三种P型基区区域要么电位悬空，要么和发射极相连。作为本发明的进一步改进，第二种P型基区可以是不连续的，第二种P型基区沿沟槽的方向被N-漂移区分割成不连续的区域，而且每个第二种P型基区都是电位悬空的。作为本发明的进一步改进，P型集电极区域中可以插入N+区域，该N+区域的上端和和N型场终止层相接触，该N+区域的下端和和金属集电极相接触。作为本发明的进一步改进，N型场终止层被完全取消，正面有多个电位悬空的P型环，背面的集电极向上一直延伸到正面。作为本发明的进一步改进，位于有源原胞左右两边的两个虚拟原胞区域，其所包含的沟槽数目可以相等，也可以不相等。作为本发明的进一步改进，有源原胞和嵌入原胞区域所包含的沟槽数目比例是可变的，可以根据设计要求确定。作为本发明的进一步改进，所采用的半导体材料是硅、碳化硅、氮化镓。作为本发明的进一步改进，N型场终止层被完全取消，正面有多个电位悬空的P型环，背面的集电极向上一直延伸到正面。下面结合附图对本发明作进一步详细说明。本发明的第一种实例如图2所示：所述器件从背面开始依次包括：金属集电极13、P型集电极12、N型场终止层11和N-漂移区10，在N-漂移区10中靠近正面的部分设置了CS层8，器件顶部包括有源原胞40和虚拟原胞51、52两种区域。有源原胞40包括两个相邻的沟槽37，以下称之为有源沟槽。有源沟槽37由相互接触的有源沟槽多晶硅6和栅氧化层9组成，有源沟槽多晶硅6和器件的栅电极30相连。虚拟原胞根据与有源原胞40的相对位置称为左虚拟原胞51和右虚拟原胞52，虚拟原胞51、52包含多个沟槽38，以下称之为虚拟沟槽38。虚拟沟槽38由相互接触的虚拟沟槽多晶硅3和栅氧化层9组成，虚拟沟槽多晶硅3和发射极电极相连。器件包含三种P型基区7a、7b和7c。其中第一种P型基区7a和第二种P型基区7b位于有源原胞之内，第三种P型基区7c位于虚拟原胞之内。在P型基区7a、7c的内部上方，存在N+发射区1和P+接触区2，它们通过介质层4中的窗口20和金属发射极5相连接。P型基区7b电位悬空，其内部上方也存在电位悬空的N+发射区1和P+接触区2。图3是本发明的一种实例器件结构图。P型基区7b的上面不设置N+发射区1和P+接触区2；P型基区7c的上面不设置N+发射区1，P型基区7c上面的P+接触区2扩展。图4是本发明的一种实例器件结构图。P型基区7b的上面不设置N+发射区1和P+接触区2；P型基区7c的上面也不设置N+发射区1和P+接触区2。图5是本发明的一种实例器件结构图。虚拟原胞区域的介质层4不具有窗口20，因此P型基区7c的电位悬空。图6是本发明的一种实例器件结构图。P型基区7c是不连续的，P型基区7c沿沟槽的方向被N-漂移区10分割成不连续的区域，而且每个P型基区7c要么电位悬空，要么和发射极电极相连。图7是本发明的一种实例器件结构图。P型基区7b是不连续的，P型基区7b沿沟槽的方向被N-漂移区10分割成不连续的区域，而且每个P型基区7b都是电位悬空。图8是本发明的一种实例器件结构图。本发明结构用在了一个逆导型IGBT中：部分P型集电极12被N+区域14取代，N+区域14的上端和和N型场终止层11相接触，N+区域14的下端和和金属集电极13相接触。图9是本发明的一种实例器件结构图。本发明结构用在了一个逆阻型IGBT中：N型场终止层11被完全取消，正面有多个电位悬空的P型环15，背面的集电极12向上一直延伸到正面。以上所述的结构实例中，有源原胞和虚拟原胞区域所包含的沟槽数目和比例是可变的，可以根据设计要求而相应变化。制作器件时，也可以用碳化硅、氮化镓等其他半导体代替硅。本发明的工作原理如下：在图1所示的传统IGBT结构中，所有沟槽都是有源沟槽，因此栅电容比较大。在图2所示的结构中，有很多虚拟沟槽，因此栅电容减少了，关断能耗和关断延迟时间也相应减少。为了定量的对比几种结构的性能，接下来对图1结构和本发明的图2结构的性能进行了三维数值模拟分析和对比。模拟的两种器件各层掺杂参数完全相同，而且都以650VIGBT为例。图10是两种IGBT结构(图1结构和本发明的图2结构)的米勒电容比较图。从中可以看出，结温(Tj)为125℃时，米勒电容(Cres)如下表所示。图1结构图2结构Cres(Vce=2V)9.7nFcm-22.7nFcm-2由此可见，和图1结构相比，本发明提供的图2结构可以显著的降低米勒电容。为了对比两种IGBT的动态开关特性，还进行了开关电路的三维数值模拟。图11是用来测试的硬开关(hardswitching)电路。电路由IGBT和回流二极管(freewheelingdiode)，负载电感(LLoad)和母线电压(Vbus)组成。IGBT的栅极由驱动电路(driver)通过栅电阻(Rg)控制。IGBT还具有寄生电感(Lg，Lc和Le)。图12是两种结构(图1结构和本发明的图2结构)的IGBT关断波形的三维数值模拟结果。所采用的两种IGBT芯片有效面积均为1cm2，母线电压=300V，负载电流为200A，配有完全相同的回流二极管。栅极电阻的取值经过优化，使得两种IGBT的关断电压尖峰都比较低。所有器件的结温(Tj)都是125℃。关断性能，包括关断能耗(Eoff)，关断电压尖峰(Vcepeak)和关断延迟时间(Turnoffdelaytime)如下表所示。图1结构图2结构Eoff14.592mJ9.951mJVcepeak470V461VTurnoffdelaytime2.0229μs0.5513μs由此可见，比图1结构相比，本发明提供的图2结构的关断能耗降低了32%，关断延迟时间减少了73%。另外本发明结构的关断电压尖峰更低，有利于提高器件的可靠性。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。上面结合附图对本发明的实施方式作了详细的说明，但是本发明不限于上述实施方式，在所属
技术领域：
普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。当前第1页1 2 3