用于选择性沉积的方法与设备与流程

技术领域

本文所述实施例总体上涉及用于在半导体基板上形成三维结构(诸如，鳍式场效晶体管(FinFET))的方法。更具体地，实施例涉及用于通过利用选择性沉积工艺在三维结构的不同位置处用不同材料在半导体基板上形成该结构的方法。

背景技术：

图1A(现有技术)图示鳍式场效晶体管(FinFET)150的示例性实施例，FinFET 150置于基板100上。基板100可以是硅基板、锗基板或由其他半导体材料形成的基板。在一个实施例中，基板100可包括p型或n型掺杂剂掺杂于内。基板100包括多个半导体鳍片102形成于上，鳍片102由浅沟槽隔离(STI)结构104隔开。浅沟槽隔离(STI)结构104可由绝缘材料形成，诸如氧化硅材料、氮化硅材料或氮化碳硅材料。

基板100可依需求包括NMOS装置区101中的部分和PMOS装置区103中的部分，半导体鳍片102的每一个相继且交替地形成于基板100中的NMOS装置区101和PMOS装置区103。半导体鳍片102形成为在浅沟槽隔离(STI)结构104的顶表面上方突出。随后，通常包括栅电极层置于栅极介电层上的栅极结构106沉积在NMOS装置区101与PMOS装置区103两者上且在半导体鳍片102上面。

栅极结构106经图案化而暴露半导体鳍片102的未被栅极结构106覆盖的部分148、168。接着利用布植工艺，可使半导体鳍片102的暴露部分148、168掺杂有掺杂剂，以形成浅掺杂源极与漏极(LDD)区。

图1B(现有技术)图示基板100的截面图，基板包括多个半导体鳍片102形成于基板100上并由浅沟槽隔离(STI)结构104隔离。形成于基板100上的多个半导体鳍片102可以是基板100的从基板100向上延伸的部分，并利用浅沟槽隔离(STI)结构104隔离各半导体鳍片102。在另一实施例中，半导体鳍片102为置于基板100上的单独形成的结构，利用此领域已知的适当技术由不同于基板100的材料制成这些半导体鳍片102。在将不同材料的半导体鳍片102形成至不同表面120(包括由顶表面110连接的第一侧壁120a和第二侧壁120b)的实施例中，可进行附加工艺步骤，以改变形成于半导体鳍片102的不同表面120上的半导体鳍片102的材料。

图2A至图2C(现有技术)图示用于进行沉积工艺的常规工艺。工艺采用自组装单层(SAM)做为表面调节层，以选择性地调节基板上暴露的不同表面材料的表面性质。例如，如图2A所示，基板202可包括由第一材料(例如氧化硅层)形成的特征204，该特征置于由第二材料(例如硅)形成的基板202上。特征204具有定义于内的开口208，从而暴露基板202的表面206。接着如图2B所示，通过溶液基前体，在基板202上形成自组装单层(SAM)210。通常，自组装单层(SAM)210形成于具有与自组装单层(SAM)210的分子的化学反应能力的表面上。在图2B所示实施例中，用于形成自组装单层(SAM)210的前体经选择以与特征204的表面212(例如氧化硅材料)、而不与基板202的表面206(例如硅材料)产生化学反应。由此，自组装单层(SAM)210可主要形成在基板202的特征204上，从而使基板202的表面206无自组装单层(SAM)210。随后，如图2C所示，进行原子层沉积(ALD)工艺，以选择性地在基板202的指定表面206上形成结构214，ALD是对表面条件高度敏感的工艺。

通过利用形成于特征204的自组装单层(SAM)210，可选择性地只在基板202的指定表面206上形成结构214。然而，在基板只含一种类型的材料的情况下，自组装单层(SAM)210可全面形成于这个基板的整个表面，由此导致选择性材料沉积难以达成。

因此，需要一种用于适于半导体芯片或其他半导体器件的三维(3D)堆叠的选择性沉积工艺的改进方法。

技术实现要素：

在一实施例中，提供一种在基板上形成结构的方法。方法包括进行布植工艺，以掺杂形成在基板上的3D结构的第一区域，同时在该3D结构上沉积第一材料。移除第一材料，及在该3D结构的第二区域上选择性地沉积第二材料。

在另一实施例中，提供一种在基板上形成鳍片结构的方法。方法包括进行方向性等离子体工艺，以将处理层形成在基板的布植区上且将未处理层形成在基板的非布植区上。主要在基板的布植区上选择性沉积材料层。

在又一实施例中，提供一种在基板上形成鳍片结构的方法。方法包括进行方向性等离子体工艺，以将处理层形成在基板的布植区上且将未处理层形成在基板的非布植区上。主要在基板的非布植区上选择性沉积材料层。

附图说明

因此，为了可详细理解本公开的上述特征的方式，可参考实施例得出以上简要概括的本公开的更具体的描述，实施例中的一些在附图中示出。然应注意，所附附图仅描绘本公开的典型实施例，故不宜视为限定本公开的范围，因为本公开可允许其他等效实施例。

图1A(现有技术)图示基板的示例示意性立体图，基板具有鳍式场效晶体管(FinFET)结构形成于上；

图1B(现有技术)图示基板的示例截面图，基板具有部分鳍式场效晶体管(FinFET)结构形成于上；

图2A至图2C(现有技术)图示利用自组装单层(SAM)进行选择性沉积工艺的示例工艺流程；

图3A图示设备，用以在基板上的结构中布植掺杂剂；

图3B图示设备的另一实施例，用以在基板上的结构中布植掺杂剂；

图4图示设备的另一实施例，用以在基板上的结构中布植掺杂剂；

图5图示设备的另一实施例，用以在基板上的结构中布植掺杂剂；

图6图示用于进行原子层沉积(ALD)工艺的设备；

图7图示用于在基板上形成具复合材料的鳍片结构的方法的流程图；及

图8A至图8F图示根据图7所示工艺，在制造工艺期间，利用期望材料形成鳍片结构的示例顺序。

为助于理解，尽可能以相同的附图标记代表各图中共同的相同元件。构想到，一个实施例的元件和特征可有益地并入其他实施例而无需详述。然应注意，所附附图仅描绘本公开的示例性实施例，故不宜视为限定本公开范围，因为本公开可允许其他等效实施例。

具体实施方式

提供用于在形成于基板上的结构上的不同位置处选择性地沉积不同材料的方法。结构可包括鳍片结构、栅极结构、接触结构或半导体器件中的任何适合结构，特别是鳍式场效晶体管(FinFET)半导体结构的三维(3D)堆叠。在一实施例中，选择性沉积可将不同材料形成在不同表面上，例如结构的不同部分上，其中结构包含单一材料。例如，所述方法可通过利用离子辅助的方向性等离子体处理(PME)，以通过利用进入具有3D结构形成于上的基板的指定区域的以一个或多个选定角度的离子布植来相继或同时处理3D结构的不同区域。离子将调节部分基板或第一沉积材料的表面性质，以能够实现后续选择性沉积工艺。PME处理后，清洗工艺可移除第一沉积材料层，从而暴露3D结构或基板的布植区和非布植区。随后，沉积工艺用于选择性形成第二沉积层至3D结构上。如后所详述，第二沉积层可选择性形成在3D结构的布植区或非布植区上。

图3A是适于布植掺杂剂至基板中的处理腔室300的一个实施例的截面图。适用本文教示的适合处理腔室例如包括取自美国加利福尼亚州圣克拉拉的应用材料公司(Applied Materials,Inc.)的VARIANTRIDENT系统。应理解取自其他制造商的其他适当配置系统也受惠于所述实施例。所述处理腔室300可用作等离子体掺杂设备。然处理腔室300也可包括蚀刻及沉积系统，但不以此为限。另外，等离子体掺杂设备可对基板进行许多不同的材料调节工艺。一个此类工艺包括用期望的掺杂剂材料掺杂基板，诸如半导体基板。

处理腔室300包括腔室主体301，腔室主体定义内部处理区309。基板支撑件334设在处理腔室300中。在方向性等离子体工艺期间，具特征344形成于上的基板338置于基板支撑件334上。基板338可包括半导体晶片、平板、太阳能面板和聚合物基板，但不以此为限。半导体晶片可依需求呈盘状且直径为200毫米(mm)、300毫米(mm)或450毫米(mm)或其他尺寸。

RF等离子体源306耦接至腔室主体301且配置以于处理腔室300中产生等离子体340。在图3A的实施例中，等离子体鞘调节器308设在内部处理区309中。等离子体鞘调节器308包括一对调节器312、314并于其间定义缝隙316。缝隙316定义水平间距(G)。在一些实施例中，等离子体鞘调节器308可包括绝缘体、导体或半导体。该对调节器312、314可以是具有薄的平坦形状的一对片材。在其他实施例中，该对调节器312、314可以是其他形状，诸如管形、楔形，和/或靠近缝隙316具有斜边。在一实施例中，调节器312、314可由石英、氧化铝、氮化硼、玻璃、多晶硅、氮化硅、碳化硅、石墨等制成。

该对调节器312、314定义的缝隙316的水平间距可以是约6.0毫米(mm)。该对调节器312、314也可定位成在平面351上方定义竖直间距(Z)。平面351由基板338的正面或基板支撑件334的表面定义。在一实施例中，竖直间距(Z)可为约3.0mm。

气源388耦接至处理腔室300，以供应可离子化气体至内部处理区309。可离子化气体的示例包括BF₃、BI₃N₂、Ar、PH₃、AsH₃、B₂H₆、H₂、Xe、Kr、Ne、He、SiH₄、SiF₄、SF₆、C₂F₆、CHF₃、GeH₄、GeF₄、CH₄、CF₄、AsF₅、PF₃和PF₅，但不以此为限。等离子体源306可通过激发并离子化供给处理腔室300的气体而产生等离子体340。可通过不同机制跨等离子体鞘342吸引等离子体340中的离子。在图3A的实施例中，偏置源390耦接至基板支撑件334且配置以偏置基板338而跨等离子体鞘342吸引等离子体340中的离子302。偏置源390可以是提供DC电压偏置信号的DC电源或提供RF偏置信号的RF电源。

相信，等离子体鞘调节器308调节等离子体鞘342内的电场，以控制等离子体340与等离子体鞘342之间的边界341的形状。等离子体340与等离子体鞘342之间的边界341可相对平面351具有凸状。当偏置源390偏置基板338时，通过大范围入射角经由调节器312、314间定义的缝隙316跨等离子体鞘342吸引离子302。例如，依循轨迹路径371的离子302可以相对平面351的正θ(+θ)角度撞击基板338。依循轨迹路径370的离子可以相对同一平面351以约90度的角度垂直撞击基板338。依循轨迹路径369的离子可以相对平面351的负θ(-θ)角度撞击基板338。故入射角范围可以在约正θ(+θ)至约负θ(-θ)之间且中心约90度。此外，一些离子循轨迹路径可彼此相交，例如路径369、371。

根据若干因素(包括调节器312、314间的水平间距(G)、等离子体鞘调节器308于平面351上方的竖直间距(Z)、调节器312、314的介电常数和其他等离子体工艺参数，但不以此为限)，入射角(θ)的范围可以在+60度至-60度之间且中心约0度。因此，离子302可均匀处理基板338上的小型三维结构。例如，离子302可更均匀处理特征344的侧壁347、而非只有顶表面349，特征344可用于形成FinFET装置的鳍片结构并具有夸大的尺寸以便清楚说明。

参照图3B，代替图3A所示的一对调节器312、314，使用至少三个调节器1400、1402、1404来将离子控制为相对于基板338有期望的角度分布。通过把外侧两个调节器1400、1404布置在于基板338上方形成相等距离Za的共同平面(相同的竖直平面(Za))上，以及通过保持调节器1400、1402、1404之间的相等水平间距G1、G2，可获得对称双模角离子展度且中心约±θ(+θ与-θ)度。如上所述，通过改变外调节器1400、1404与中间调节器1402间的竖直间距来改变缝隙角度，可调节离子植入基板338的入射角。通过改变调节器1400、1402、1404间的水平间距(G1、G2)来改变水平间距(G1、G2)定义的缝隙宽度，可调节角离子展度。通过使Za不同于Zb、选择不同于G2的G1、或结合上述方式，可产生非对称分布。在一实施例中，角离子展度可调节成从中心起约0度至约30度之间，从而只处理或布植离子至结构的一侧。

图4图示离子处理腔室400的另一实施例，可利用离子处理腔室400来用期望且可变的入射角布植离子至基板。处理腔室400包括具侧壁403的电弧室402，该侧壁403具有提取孔410。处理腔室400进一步包括等离子体鞘调节器420，用以控制等离子体440与邻近提取孔410的等离子体鞘442之间的边界441的形状。提取电极组件自等离子体440提取离子406并跨等离子体鞘442加速离子而形成界限分明的离子束418。提取电极组件包括做为弧沟电极的侧壁403、抑制电极414和接地电极416。抑制电极414和接地电极416各自具有对准提取孔410的孔，以提取界限分明的离子束418。为助于说明，定义笛卡儿坐标系统，其中离子束418沿Z方向行进。X-Y平面垂直于Z方向，此可根据离子束418的方向而变化。

在图4的实施例中，等离子体鞘调节器420包括定位在电弧室402中的一对调节器430、432。在其他实施例中，调节器420包括一个调节器。调节器430、432可由石英、氧化铝、氮化硼、硅、碳化硅、石墨、玻璃、瓷土、氮化硅等制成。该对调节器430、432可以是具有薄的平坦形状的一对片材。在其他实施例中，该对调节器430、432可具其他形状，例如管形、楔形，和/或具有斜边。该对调节器430、432可于其间定义具有间距(G)的缝隙450。该对调节器430、432也可定位在平面423上方的竖直间距(S)处，平面423由具有提取孔径410的侧壁403的内表面定义。

操作时，馈送气体(未示出)供应到电弧室402。馈送气体示例包括BF₃、BI₃N₂、Ar、PH₃、AsH₃、B₂H₆、H₂、Xe、SF₆、C₂F₆、CHF₃、Kr、Ne、He、SiH₄、SiF₄、GeH₄、GeF₄、CH₄、CF₄、AsF₅、PF₃和PF₅，但不以此为限。取决于期望的物种，馈送气体可源自气源或由固体源汽化。馈送气体在电弧室402中离子化而产生等离子体。其他产生等离子体的离子源类型包括间接加热阴极(IHC)源、Bernas源、RF源、微波源和电子回旋共振(ECR)源。IHC源通常包括定位成紧邻阴极的细丝，且也包括相关联的电源。阴极(未图标)定位在电弧室402中。当细丝被加热时，细丝发射的电子将加速朝向阴极以提高对阴极的加热。加热的阴极进而提供电子至电弧室中，电子与馈送气体的气体分子离子化碰撞而产生等离子体。

包括侧壁403、抑制电极414和接地电极416的提取电极组件自电弧室402中的等离子体440提取离子406至界限分明离子束418。经由该对调节器430、432间的缝隙450跨边界441和等离子体鞘442加速离子406。用作弧源电极的侧壁403可由电源偏置成和电弧室402一样大的电位。抑制电极414可以适度负值偏置，以防止电子返回电弧室402。接地电极416可处于接地电位。电极组件产生的电场强度可调整成达期望的射束电流和能量。

有利地，等离子体鞘调节器420控制等离子体440与邻近提取孔径410的等离子体鞘442间的边界441的形状。为控制边界441的形状，等离子体鞘调节器420调节或影响等离子体鞘442内的电场。当等离子体鞘调节器420包括该对调节器430、432时，如图4所示，边界441可相对等离子体440呈凹状。取决于若干因素(包括调节器430、432间的水平间距(G)、调节器430、432于基板或基板支撑件平面上方的竖直间距(S)、调节器430、432的材料与厚度和其他离子源工艺参数，但不以此为限)，可控制边界441的形状。

等离子体440与等离子体鞘442间边界441的形状和等离子体鞘442内的电场梯度一起控制离子束的参数。例如，离子406的角展度可控制以协助离子束聚焦。例如，利用相对等离子体呈凹状的边界441，存在跨边界加速的离子的大角展度以协助射束聚焦。此外，也可控制离子束418的离子束电流密度。例如，相较于一个常规离子源的边界441，边界441具有较大面积来提取额外离子。因此，额外提取的离子有助于提高离子束电流密度。因此，若所有其他参数相同，则边界441的形状可提供具高离子束电流密度的聚焦离子束。另外，也可通过控制边界441的形状来控制离子束发射率。从而，可就给定粒子密度和角分布明确定义提取的离子束的射束质量。

图5图示常规离子布植处理腔室500，可利用离子布植处理腔室500来掺杂离子至基板的某些区域。离子布植处理腔室500包括离子源502、提取电极504、90度磁分析仪506、第一减速(D1)平台508、磁分析仪510和第二减速(D2)平台512。减速平台D1、D2(也称作减速透镜)各自包含多个电极，该多个电极具有限定的孔让离子束通过。通过施加不同电压电位组合至多个电极，减速透镜D1、D2可操纵离子能量并促使离子束以期望的能量击中目标晶片而布植离子到基板。上述减速透镜D1、D2通常为静电三极体(或四极体)减速透镜。

图6是原子层沉积(ALD)处理腔室634的实施例截面图。ALD处理腔室634包括适于循环沉积(诸如，ALD或化学气相沉积(CVD))的气体输送设备630。在此所用“ALD”和“CVD”等用语是指相继或同时引入反应物以在基板结构上沉积薄层。相继引入反应物可反复进行，以沉积多个薄层而形成达期望厚度的共形层。腔室634也适于其他沉积技术和光刻工艺。

腔室634包含具侧壁631和底部632的腔室主体629。形成穿过腔室主体629的缝阀管道633提供机器人(未示出)进出腔室634，以传送及取回基板338，诸如200mm、300mm或450mm的半导体基板或玻璃基板。

基板支撑件692设在腔室634中并于处理期间支撑基板338。基板支撑件692安装至升降装置614，用以抬高及降低基板支撑件692和放置于上的基板338。升降板616连接至升降板致动器618，用以控制升降板616的高度。可抬高及降低升降板616，以抬高及降低销620，销620可移动地设置为穿过基板支撑件692。销620用于抬高及降低基板支撑件692的表面上的基板338。基板支撑件692可包括真空吸盘、静电夹头或夹紧环，以于处理期间将基板338固定于基板支撑件692的表面。

可加热基板支撑件692，以加热放置于上的基板338。例如，可利用嵌入的加热组件加热基板支撑件692，诸如电阻式加热器，或可利用辐射加热来加热，诸如设在基板支撑件692上方的加热灯。净化环622可设在基板支撑件692上，以定义净化通道624，此提供净化气体至基板338的周围部分，以防止沉积于上。

气体输送设备630设在腔室主体629的上部，以提供气体至腔室634，诸如工艺气体和/或净化气体。泵送系统678与泵送通道679连通，以将任何期望的气体排出腔室634并且协助在腔室634的泵送区666内维持期望压力或期望压力范围。

在一实施例中，气体输送设备630包含腔室盖632。腔室盖632包括从腔室盖632的中心部分延伸的扩张管道637和从扩张管道637延伸到腔室盖632的周围部分的底表面660。底表面660尺寸设定并且成形为基本上覆盖置于基板支撑件692上的基板338。腔室盖632在邻接基板338周边的腔室盖632的周边部分处具有扼流器662。帽部672包括扩张管道637的部分和气体入口636A、636B。扩张管道637具有气体入口636A、636B，以从两个相似的阀642A、642B提供气流。可一起和/或分开地由阀642A、642B提供气流。

在一配置下，阀642A、642B耦接至不同反应气源，但耦接至相同净化气源。例如，阀642A耦接至反应气源638，阀642B耦接至反应气源639，阀642A、642B均耦接至净化气源640。每一阀642A、642B包括具阀座组件644A、644B的输送管线643A、643B，及包括具阀座组件646A、646B的净化管线645A、645B。输送管线643A、643B与反应气源638、639连通并与扩张管道690的气体入口637A、637B连通。输送管线643A、643B的阀座组件644A、644B控制反应气体从反应气源638、639到扩张管道690的流量。净化管线645A、645B与净化气源640连通且在输送管线643A、643B的阀座组件644A、644B下游与输送管线643A、643B相交。净化管线645A、645B的阀座组件646A、646B控制净化气体从净化气源640到输送管线643A、643B的流量。若载气用于输送反应气源638、639的反应气体，则相同气体可用作载气和净化气体(即氩气可用作载气和净化气体两者)。

各阀642A、642B可以是零怠体积阀(zero dead volume valve)，以于阀的阀座组件644A、644B关闭时，冲走来自输送管线643A、643B的反应气体。例如，净化管线645A、645B可定位成邻接输送管线643A、643B的阀座组件644A、644B。当阀座组件644A、644B关闭时，净化管线645A、645B可提供净化气体来冲洗输送管线643A、643B。在所示实施例中，净化管线645A、645B定位成略为远离输送管线643A、643B的阀座组件644A、644B，如此打开时，净化气体不会直接输送到阀座组件644A、644B。在此所用“零怠体积阀”定义为怠体积可忽略(即未必零怠体积)的阀。各阀642A、642B可适于提供反应气体638、639与净化气体640的结合气流和/或单独气流。通过打开及关闭净化管线645A的阀座组件646A的隔板，可提供净化气体脉冲。通过打开及关闭输送管线643A的阀座644A的隔板，可提供反应气源638的反应气体脉冲。

控制单元680可耦接至腔室634，用以控制处理条件。控制单元680包含中央处理单元(CPU)682、支持电路684和存储器686，存储器含有相关联的控制软件683。控制单元680可以是任一类型的通用计算机处理器之一，通用计算机处理器可用于工业设定来控制各种腔室和子处理器。CPU682可使用任何适合的存储器686，例如随机存取内存、只读存储器、软盘、光盘、硬盘或任何其他类型的本端或远程数字存储器。不同支持电路可耦接至CPU 682，用以支持腔室634。控制单元680可耦接至位于各腔室部件附近的另一控制器，诸如阀642A、642B的可程序逻辑控制器648A、648B。经由许多信号电缆可操纵控制单元680与腔室634的各种其他部件间的双向通信，信号电缆统称信号总线688，信号电缆中的一些在图6中示出。除了控制气源638、639、640的处理气体和净化气体及阀642A、642B的可程序逻辑控制器648A、648B，控制单元680还可配置以负责自动控制用于基板处理的其他动作，诸如基板传送、温度控制、腔室排空等其他动作，一些动作将描述于后。

图7是选择性沉积工艺的一个实施例的流程图，可执行此工艺以在形成在基板上的结构的不同位置上形成不同材料。结构可以是自基板往外延伸的三维结构，诸如鳍片结构、栅极结构、接触结构或用于半导体应用的任何其他适合结构。图8A至图8F是复合基板的部分的截面图，此对应于工艺700的各方面。工艺700可用于形成鳍片结构至基板上，基板具有形成于鳍片结构的不同位置上的期望的材料，鳍片结构后来可用于形成三维(3D)IC应用的鳍式场效晶体管(FinFET)。或者，工艺700有益于蚀刻其他类型的结构。

工艺700始于框702：提供基板，诸如图8A至图8F所示基板802，基板可以是图3A至图6所示基板338且具有多个结构形成于上，诸如鳍片结构。在一实施例中，基板802可以是诸如结晶硅(例如Si<100>或Si<111>)、氧化硅、应变硅、硅锗、掺杂或未掺杂的多晶硅、掺杂或未掺杂的硅晶片与图案化或未图案化的晶片、绝缘层上硅晶(SOI)、碳掺杂的氧化硅、氮化硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石等材料。基板802可具各种尺寸，诸如200mm、300mm、450mm或其他直径，且为矩形或方形面板。除非另行注明，否则所述实施例和示例是在具有200mm直径、300mm直径或450mm直径的基板上进行。在SOI结构用于基板802的实施例中，基板802可包括置于结晶硅基板上的内埋介电层。在所述实施例中，基板802可为结晶硅基板。再者，基板802不限于任何特定尺寸或形状。基板802可以是具有200mm直径、300mm直径或其他直径(例如450mm等)的圆形基板。基板也可以是任何多边形、方形、矩形、弯曲或其他非圆形工件，诸如用于制造平板显示器的多边形玻璃基板。

鳍片结构804可以是自基板802往外延伸突出的结构。鳍片结构804具有侧壁806(图8A至图8F中示为第一侧壁806a和第二侧壁806b)，终止于顶表面808。在一实施例中，通过蚀刻基板802以在鳍片结构804间形成凹槽805，可于基板802中形成鳍片结构804。接着用绝缘材料填充部分凹槽805，以形成浅沟槽隔离(STI)结构(为便于说明并未示出)，此有助于在其间形成鳍片结构804供FinFET制造工艺用。通过蚀刻基板802形成鳍片结构804；因此，鳍片结构804可以具有与基板802相同的结构，基板可能是含硅材料。在所述实施例中，基板802是硅基板，使得形成的鳍片结构804也为硅材料。

在一实施例中，用于形成浅沟槽隔离(STI)结构的绝缘材料可以是介电材料，诸如氧化硅材料。绝缘材料可依需求由等离子体增强化学气相沉积(CVD)、流式化学气相沉积(CVD)、高密度等离子体(HDP)化学气相沉积(CVD)工艺、原子层沉积(ALD)、循环层沉积(CLD)、物理气相沉积(PVD)等形成。在一实施例中，绝缘材料由流式或等离子体增强化学气相沉积(CVD)形成。

注意，形成于基板802中的鳍片结构804的轮廓可依需求具有不同形式，包括呈实质直线、喇叭状展开、往上变细或往下变细或倾斜轮廓的侧壁806、特殊侧壁特征、外伸或底切结构或其他轮廓。

继续进行工艺700，在框704中，可沉积第一沉积材料至基板802上，基板具有鳍片结构804形成于上，同时进行布植工艺，以掺杂3D结构的第一区域。在框706中，移除第一沉积材料。在框708中，沉积第二沉积材料至基板上。第二材料可在基板的第二区域选择性地生长。在某些实施例中，第一材料不均匀地沉积在基板802的处理与未处理区和鳍片结构804上。处理与未处理区可由布植工艺形成。

框704的布植工艺可用于掺杂、涂覆、处理、布植、插入或调节鳍片结构804和基板802的某些位置(例如第一区域)的某些膜/表面性质，此如图8A至图8F所示。注意，形成于基板802上的第一沉积材料810可提供有序结构，可用作待在框704中形成薄层的生长的模板。例如，布植后，第一材料810的布植区可用于加工原来基板的界面性质，以选择性地促进随后在框708中进行的沉积工艺。

布植工艺期间，第一材料810沉积至基板802上。在一实施例中，第一材料810可均匀地覆盖掺杂基板802。在另一实施例中，第一材料810在基板802的不同区域有不同厚度。例如，第一材料810可于基板802或鳍片结构804的不同区域具有变化的厚度，诸如在鳍片结构804的侧壁、鳍片结构804的顶部或相邻鳍片结构804间的基板802区域具有变化的厚度。

根据各方面，进行方向性等离子体工艺(或离子掺杂/布植工艺)，以对鳍片结构804的某些位置掺杂、涂覆、处理、布植、插入或调节某些膜/表面性质，如图8A至图8F所示，掺杂剂形成于鳍片结构804内。方向性等离子体工艺采用方向性和/或具特定选定角的入射离子818来调节同时沉积至基板802上的第一材料810的期望部分的膜/表面性质。此外，方向性等离子体工艺可调节基板802的区域。

如图8A及图8B所示，布植工艺可掺杂鳍片结构804的第一侧壁812和顶部814。如图8C及图8D所示，布植工艺可掺杂鳍片结构804的第一侧壁812与顶部814以及鳍片结构的底部816。如图8E及图8F所示，布植工艺可掺杂鳍片结构804的顶部814和底部816。

虽然图8A至图8F图示掺杂区特例，但应注意，离子可依需求布植到鳍片结构804的任何期望位置，以选择性地局部改变表面性质。

方向性等离子体工艺可在方向性等离子体处理腔室中进行，例如图3A至图3B、图4或图5所示处理腔室300、400、500、或其他常规适合离子布植/掺杂处理工具。如图8A至图8F所示，方向性等离子体工艺以期望的入射角布植离子818至选定区域。选定区域的示例包括图8A及图8B所示鳍片结构804的第一侧壁812与顶部814、图8C及图8D所示鳍片结构804的第一侧壁812、顶部814与底部816、和图8E及图8F所示鳍片结构804的顶部814与底部816。

包括期望原子类型的离子可布植到如图8A至图8F所示基板802和鳍片结构804中。布植结果将使部分基板802和/或鳍片结构804保持不变或未处理。如上所述，在某些实施例中，在第一材料沉积期间，离子可植入第一材料。

植入基板802的离子818会调节基板802的膜/表面性质，从而影响、减弱或改变在后续沉积工艺期间待吸附或与的反应的分子化学反应和/或吸着性。故在框708中，选择性沉积工艺可只主要沉积至某些区域，包括3D结构的布植(例如处理)或非布植(例如未处理)区。

在一实施例中，方向性等离子体工艺或离子布植/掺杂工艺产生的离子818配置成具有约0度至约60度的入射角。利用期望的预定入射与方向角，可将离子818主要布植到上述图8A至图8F的指定区域。通过控制入射角，可处理鳍片结构804的选定部分。由此，可使不拟于方向性等离子体工艺期间掺杂、等离子体处理或沉积的一些指定鳍片结构区域选择性和/或故意略过方向性等离子体工艺(即不经处理)。

方向性等离子体工艺可改变鳍片结构804、形成处理或布植层以形成期望的掺杂分布。如此，可形成具改变膜性质的处理或布植层，而于后续沉积工艺期间得到不同的工艺结果，此将参考框708详细描述。

在一实施例中，方向性等离子体工艺可进行约1秒至约600秒之间的时间段，直到沉积的第一材料形成于基板802上，从而形成期望处理区。或者，方向性等离子体工艺可采用约1×10¹⁵个离子/平方厘米(cm²)至约5×10¹⁷个离子/cm²的掺杂浓度(即剂量)进行一段时间。

或者，方向性等离子体工艺可依需求使离子818以第一角度撞击鳍片结构804的第一位置，接着使离子818以第二角度撞击同一鳍片结构804的第二位置。如此可在基板802上的第一沉积材料底下形成期望图案，此后来可用作模板以利用期望的图案选择性地沉积材料层于其上。在形成于基板802上的鳍片结构804具有不同深宽比、几何形状、关键尺寸、宽度、长度或图案密度的情况下，可使用不同入射角的且在不同位置处的撞击离子。由此，所得结构可形成具有特性不同于另一面的面，例如具有不同表面形貌或表面性质。

在一实施例中，可进行方向性等离子体工艺，其利用移动平台支撑并移动基板802，而以相对于入射离子818的不同角度暴露鳍片结构804。移动平台和放置于上的基板802相对于离子束成角度允许交互式离子扫描/处理工艺，从而能够以预定模式连续或反复线性、环状或规律处理基板802的某些区域。

方向性等离子体工艺期间可控制数个工艺参数。可通过供应气体混合物至处理腔室来进行方向性等离子体工艺。可以约10sccm至约200sccm的流率供应掺杂剂气体混合物至处理腔室。用于供入离子掺杂气体混合物的适合气体包括AsH₃、GaH₃、SiH₄、SiF₄、GeH₄、GeF₄、CH₄、CF₄、AsF₅、PF₃、PF₅、B₂H₆、BH₃等。惰性气体(诸如Ar、He、Kr、Ne等)或载气(诸如H₂、N₂、N₂O、NO₂等)也可供入气体混合物。腔室压力通常维持在约0.1毫托耳(mTorr)至约100毫托耳之间，例如约10毫托耳。诸如电容或感应RF功率的RF功率、DC功率、电磁能或磁控溅镀可供应至处理腔室200，以协助气体混合物于处理时解离。

可利用施加DC或RF电偏置至基板支撑件或基板支撑件上方的气体入口或两者产生的电场朝向基板加速解离能量产生的离子。在一些实施例中，离子可经历质量选择或质量过滤工艺，此工艺包含使离子通过与期望的移动方向正交地对准的磁场。RF功率提供的电场可电容或感应耦合而离子化原子，且可以是DC放电场或交流场，诸如RF场。或者，微波能量可施加至含任一这些元素的离子布植气体混合物，以产生离子。在一些实施例中，含高能离子的气体为等离子体。约50伏特(V)至约10000V(诸如约4000V)之间的电偏置(峰-峰电压)施加至基板支撑件、气体分配器或两者，利用期望的能量使离子朝向基板表面加速。在一些实施例中，电偏置也用于离子化处理气体。在其他实施例中，第二电场用于离子化处理气体。在一实施例中，提供频率约2MHz的RF场来离子化处理气体，并且以约100瓦(W)至约10000W的功率水平偏置基板支撑件。如上所述，通过偏置基板或气体分配器，将通常朝向基板加速所产生的离子。

在一些实施例中，用于产生离子的功率可以是脉冲的。功率可施加至等离子体源一段期望的时间，接着中断一段指定时间。可以期望的频率和占空比使功率循环反复期望的循环次数。在一些实施例中，可以约1赫兹至约50000赫兹的频率使等离子体脉动，诸如约5000赫兹至约10000赫兹之间的频率。在其他实施例中，可以约10％至约90％之间的占空比(每循环供电时间与未供电时间的比率)产生等离子体脉冲，诸如在约30％至约70％之间的占空比。在一实施例中，供应约100瓦至约5000瓦之间的RF源功率，及供应约50瓦至约11000瓦的偏置功率。工艺温度可控制在约5℃至约650℃之间。

在框706中，可移除第一材料810，由此暴露鳍片结构804和基板802的处理或布植区以及未处理或非布植区。在某些实施例中，通过移除第一材料810也可暴露结构和/或基板802的非布植区。根据各方面，如图8A至图8F所示，利用湿式清洗工艺移除第一材料810。构想到，干式等离子体工艺也可用于移除第一材料810。选定清洗工艺的化学品可允许第一材料810的等向移除。

在框708中，在方向性等离子体工艺或离子布植工艺及移除第一材料后，沉积第二材料至3D结构上。第二材料可在结构的第二区域选择性地生长。根据图8A、图8C及图8E所示示例，可进行原子层沉积工艺，以主要在基板802的布植或处理区选择性沉积材料层820至基板802上。如图8B、图8D及图8F所示，可进行原子层沉积工艺，以主要在基板802的非布植或未处理区选择性沉积材料层820至基板802上。

如上所述，根据各方面，结构的布植或处理区会吸附并且与ALD工艺期间供应的分子反应而并入ALD工艺的每个脉冲的原子，以实现材料层820的生长和连续沉积。布植的第一沉积层可当作模板以允许材料层820选择性形成于拟定区域。根据各方面，拟定区域可包括鳍片结构804的布植或非布植区，从而可就不同装置要求形成鳍片结构且不同材料形成于鳍片结构的不同区域上。

由于ALD工艺易受表面条件影响，故工艺700是选择性沉积材料层820至第一沉积材料上的理想方法。或者，材料层820可选择性沉积在基板802和/或鳍片结构804上。ALD工艺是具有自终止/限制生长的CVD工艺。ALD工艺产出仅几埃或单层等级的厚度。通过把化学反应分成两个重复循环的单独半反应，可控制ALD工艺。ALD工艺形成材料层820的厚度取决于反应循环次数。第一反应提供待吸附于基板的分子层的第一原子层，第二反应提供待吸附于第一原子层的分子层的第二原子层。如此，第一沉积材料810的有序结构可用作模板供材料层820生长。或者，基板802和鳍片结构804的处理表面可用作模板供材料层820生长。

离子布植形成的处理层可当作防止生长的掩模，用以阻止ALD材料沉积至布植区，而3D结构的非布植/未改变区则可用作初始晶种/成核层，使ALD材料在布植提供的成核位置上成核及生长。或者，离子布植形成的处理层可作为初始晶种，使ALD材料在第一沉积层及后续布植提供的成核位置上成核及生长，非布植、未处理区则可当作防止生长的掩模，用以阻止ALD材料沉积至非布植区。以此方式，选择性沉积工艺可于半导体基板上形成3D结构且结构的不同位置有不同材料。

ALD沉积工艺期间，第一反应气体混合物的脉冲供应至处理腔室，诸如图6所示处理腔室634，以形成第二沉积材料层820至鳍片结构804上。由于方向性离子布植形成的3D结构区域(即顶部814)可具有不同于3D结构的未处理/未改变区的化学性，处理层814的分子可能无法黏附材料层820的第一单层的原子。故第一单层的原子可能主要吸附3D结构的未处理/未改变区的原子。如此，如图8B、图8D及图8F所示，第二沉积可选择性地形成在未处理/未改变区上。或者，处理层814的分子可黏附材料层820的第一单层的原子。故如图8A、图8C及图8E所示，第二沉积可选择性地形成在处理/改变区上。

第一反应气体混合物的脉动期间，在热ALD工艺或等离子体ALD工艺期间，第一反应气体混合物可依需求同时与、相继与或不与还原气体混合物(试剂)(例如氢气(H₂)或NH₃气体)一起供应至处理腔室634。或者，诸如水、氧、臭氧、过氧化氢等氧化气体混合物(试剂)可与第一反应气体混合物一起供应。可供入处理腔室634的适合的第一反应气体混合物包括含硅气体(例如SiH₄、Si₂H₆或其他适合的含硅化合物)和一或更多含钽气体、含钛气体、含钴气体、含钨气体、含铝气体、含镍气体、含铜气体、含铂气体、含铪气体、含锌气体，含钌气体、含硼气体、含磷气体、含氮气体或其他适于沉积单层至适用半导体器件的基板表面的气体。替代试剂(即沉积工艺期间配合反应前体使用以形成单层的还原剂)的示例包括氢(例如H₂或原子H)、氮(例如N₂或原子N)、氨(NH₃)、联胺(N₂H₄)、氢与氨混合物(H₂/NH₃)、硼烷(BH₃)、二硼烷(B₂H₆)、三乙基硼烷(Et₃B)、硅烷(SiH₄)、二硅烷(Si₂H₆)、三硅烷(Si₃H₈)、四硅烷(Si₄H₁₀)、甲基硅烷(SiCH₆)、二甲基硅烷(SiC₂H₈)、膦(PH₃)、上述物质的衍生物、上述物质的等离子体或上述物质的组合物。

第一反应气体混合物脉冲可持续供应一段预定时间间隔。在此所用“脉冲”一词是指注入处理腔室的材料剂量。在第一反应气体混合物或第一与第二反应气体混合物的各脉冲之间，此将进一步说明于后，可在第一和/或第二反应前驱气体混合物的各个或多个脉冲之间，可使净化气体混合物脉动至处理腔室中，以移除杂质或未反应/未吸附于基板表面的残余前驱气体混合物(例如反应气体混合物的未反应杂质等)，从而它们可被抽出处理腔室。

脉动到处理腔室634中的第一反应前驱气体混合物的每个脉冲可沉积厚度约至约之间的材料层820的第一单层。

在第一反应前驱气体混合物的脉动期间，也控制数个工艺参数。在一实施例中，工艺压力控制在约7托耳至约30托耳之间。处理温度为约125℃至约450℃之间。RF功率可控制在约100瓦至约2000瓦之间。供入第一反应气体混合物的反应气体可控制在约5sccm至约10sccm之间。可以以约100sccm至约700sccm之间供应还原气体。

终止第一反应气体的脉冲后，供应第二反应气体混合物的脉冲至处理腔室634，以主要在鳍片结构804的选定部分上形成材料层820的第二单层。在热ALD工艺或等离子体ALD工艺期间，第二反应气体混合物可依需求同时与、相继与或不与还原气体混合物(或试剂)(例如氢气(H₂)或NH₃气体)一起供应至处理腔室634。相信可通过化学反应使第二单层吸附在第一单层上，以让第二单层的原子牢固地黏附在第一单层的原子上。

在一实施例中，可供入处理腔室634的适合的第二反应气体混合物包括含硅气体(诸如SiH₄、Si₂H₆或其他适合的含硅化合物)和一或更多含氧气体(诸如H₂O、O₂或O₃)、含钽气体、含钛气体、含钴气体、含钨气体、含铝气体、含镍气体、含铜气体、含铂气体、含铪气体、含锌气体，含钌气体、含硼气体、含磷气体、含氮气体或其他适于沉积单层至适用半导体器件的基板表面的气体。替代试剂(即沉积工艺期间配合反应前体使用以形成单层的还原剂或氧化剂)的示例包括水(H₂O)、臭氧(O₃)、氢(例如H₂或原子H)、氧(例如O₂或原子O)、过氧化氢(H₂O₂)、氮(例如N₂或原子N)、氨(NH₃)、联胺(N₂H₄)、氢与氨混合物(H₂/NH₃)、硼烷(BH₃)、二硼烷(B₂H₆)、三乙基硼烷(Et₃B)、硅烷(SiH₄)、二硅烷(Si₂H₆)、三硅烷(Si₃H₈)、四硅烷(Si₄H₁₀)、甲基硅烷(SiCH₆)、二甲基硅烷(SiC₂H₈)、膦(PH₃)、上述物质的衍生物、上述物质的等离子体或上述物质的组合物。

第二反应气体混合物的脉冲可持续一段预定的时间间隔。在第二反应气体混合物或第一与第二反应气体混合物的各脉冲或一些脉冲之间，可使净化气体混合物脉动至处理腔室中，以移除杂质或未反应/未吸着于基板表面的残余前驱气体混合物(例如反应气体混合物的未反应杂质等)。

脉动到处理腔室634中的第二反应前驱气体混合物的每个脉冲可沉积厚度约至约之间的材料层820的第二单层。

在第二反应前驱气体混合物的脉动期间，也控制数个工艺参数。在一实施例中，工艺压力控制在约5托耳至约30托耳之间。处理温度为约125℃至约450℃之间。RF功率控制在约100瓦至约800瓦之间。供入第二反应气体混合物的反应气体控制在约5sccm至约20sccm之间。可以以约100sccm至约700sccm供应还原气体。

在反应前驱气体混合物的各脉冲之间或数个脉冲之后，接着供应净化气体混合物至处理腔室634，以清除处理腔室的残余物和杂质。在净化气体混合物的脉动期间，还控制数个工艺参数。在一实施例中，工艺压力控制在约1托耳至约100托耳之间。处理温度为约125℃至约450℃之间。RF功率可控制在约100瓦至约800瓦之间。可以按约200sccm至约1000sccm供应Ar或N₂气体。

继净化气体混合物的脉冲之后，接着可反复进行始于第一和/或第二反应气体混合物的脉动、接着是净化气体混合物的脉冲的附加循环，直到获得期望厚度的材料层820为止。当使第一反应气体混合物脉动的后续循环开始时，工艺压力和其他工艺参数可调整成预定大小，以助于沉积材料层820的后续单层。

各方面通过以下步骤提供形成选择性沉积的方法：进行布植工艺来掺杂3D结构的第一区域，同时形成第一沉积材料；移除第一材料；及沉积第二材料至3D结构上。第二材料可在3D结构的第二区域上选择性地生长。因此，可获得具有形成于结构的不同位置上的期望的不同类型的材料的鳍片结构，特别对在三维(3D)IC形成方案中的应用。

虽然以上内容针对本公开的实施例，但可在不背离本公开的基本范围的情况下，设计本公开的其他和进一步的实施例，并且本公开的范围由所附权利要求书确定。