鳍状场效晶体管的制作方法

本发明实施例是涉及一种晶体管，且特别是涉及一种鳍状场效晶体管以及其制造方法。

背景技术：

随着半导体装置的尺寸有逐渐缩小的趋势，目前，已积极地针对三维多栅极结构，例如对鳍状场效晶体管(finfets)进行开发。鳍状场效晶体管中的半导体材料鳍片的窄条是用以形成晶体管的源极、漏极以及沟道区域，且围绕沟道区域的栅极结构可进一步提供更佳的沟道电性控制。当半导体装置尺寸不断缩小时，鳍片的设置会变的更为紧密且栅极间距也会减小。

技术实现要素：

本发明实施例是针对一种鳍状场效晶体管以及其制造方法。

本发明实施例提供一种鳍状场效晶体管，其包括衬底、至少一栅极结构、多个间隔物以及源极区与漏极区。所述衬底具有多个鳍片以及多个绝缘体位于多个鳍片之间。源极区以及漏极区设置于至少一栅极结构的两个相对侧边。栅极结构设置并覆盖于多个鳍片与多个绝缘体上方。所述栅极结构包括设置于衬底上的堆叠条以及设置于堆叠条上的栅电极堆叠。所述多个间隔物设置于栅极结构的相对侧壁上，且栅电极堆叠与相对设置的间隔物的侧壁相接触。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

包含附图以便进一步理解本发明的实施例，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明实施例的原理。

图1为依照本发明一些实施例的鳍状场效晶体管的一部分的立体示意图。

图2a至图2j为依照本发明一些实施例的鳍状场效晶体管制造方法的各种阶段的鳍状场效晶体管的立体示意图及剖面示意图。

图3为依据本发明一些实施例中形成鳍状场效晶体管的制造方法的处理步骤的示例流程图。

附图标号说明

10：鳍状场效晶体管装置

100：衬底

102：绝缘体

102a：上表面

104：鳍片

104a：上表面

104b：侧壁

106：绝缘材料层

108：高介电常数介电层

108a：高介电常数介电条

110：功函数金属材料层

110a：功函数金属材料条

112：堆叠条

120：多晶硅层

120a：多晶硅条

122：硬质掩膜图案

130：间隔物

130b：侧壁

132：沟槽

135：源极与漏极区域

136：层间介电层

136b：侧壁

140：栅电极堆叠

150：栅极结构

s300、s302、s304、s306、s308、s310、s312、s314：步骤。

具体实施方式

以下揭露内容提供用于实施本案所提供目标不同特征的许多不同实施例或实例。以下所描述的构件以及设置的具体实例是为了以简化的方式传达本发明实施例为目的。当然，这些仅仅为实例而並非用以限制本发明实施例的范围。举例来说，在以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且也可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。此外，本发明各种实施例中可使用相同的组件符号以及/或字母来指代相同或类似的部件。组件符号的重复使用是为了简单以及清楚起见，且并不表示所欲讨论的各个实施例以及/或设置本身之间的关系。

另外，为了便于描述附图中所绘示的一个构件或特征与另一组件或特征的关系，本文中可使用例如「在...下」、「在...下方」、「下部」、「在…上」、「在…上方」、「上部」以及类似术语的空间相对术语。除了附图中所描绘的定向以外，所述空间相对术语意欲涵盖组件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地作出解释。

本发明实施例用以描述鳍状场效晶体管示例性的制造方法以及运用此方法所制造出的鳍状场效晶体管。在本发明的一些实施例中，鳍状场效晶体管可形成于基体硅衬底上。另外，鳍状场效晶体管也可选择性的形成在绝缘层上有硅(silicon-on-insulator；soi)衬底上，或是绝缘层上有锗(germanium-on-insulator；goi)衬底上。另外，根据一些实施例，硅衬底可包括其它的导电层或是半导体组件，例如晶体管、二极管等等。以下实施例意于提供进一步的说明，但并非用以限制本发明实施例的范畴。

图1为依照本发明一些实施例的鳍状场效晶体管的一部分的立体示意图。在图1中，鳍状场效晶体管装置10包括至少一个形成在衬底100上的栅极结构150，形成在栅极结构150的相对侧边的间隔物130，以及位于栅极结构150的两个相对侧边的源极与漏极区域135。在一些实施例中，鳍状场效晶体管装置10为p型鳍状场效晶体管装置。在一些实施例中，鳍状场效晶体管装置10为n型鳍状场效晶体管装置。在特定的实施例中，衬底100具有多个绝缘体102以及位于绝缘体102之间的鳍片104，且栅极结构150的延伸方向与鳍片104的延伸方向相互垂直。在一些实施例中，栅极结构150包括堆叠条112以及设置于堆叠条112上的栅电极堆叠140。在特定的实施例中，堆叠条112包括高介电常数介电条(high-kdielectricstrip)108a以及功函数金属材料条(workfunctionmetalmaterialstrip)110a。在一些实施例中，栅极结构150为替换性金属栅极结构(replacementmetalgatestructure)。在一些实施例中，源极与漏极区域135位于间隔物130旁边，且栅极结构150为变型源极与漏极区域。

图2a至图2j为依照本发明一些实施例的鳍状场效晶体管10的一部分的制造方法的各种阶段的鳍状场效晶体管的立体示意图以及剖面示意图。在图2a中，提供了形成有绝缘体102以及鳍片104的衬底100。在一些实施例中，衬底100为基体硅衬底。根据设计的要求，基体硅衬底可为p型衬底或是n型衬底，且包括不同的掺杂区。所述掺杂区可用以配合n型鳍状场效晶体管或是p型鳍状场效晶体管。在一些实施例中，通过在衬底100中形成沟槽(未绘示)，衬底100可被图案化并定义出鳍片104，并且绝缘体102是填入沟槽中。在一些实施例中，鳍片104为平行设置的窄条，且绝缘体102为条状并且平行设置，且位于鳍片104之间做为隔离。在一些实施例中，绝缘体102的材料包括氧化硅、氮化硅、氮氧化硅、旋涂介电材料(spin-ondielectricmaterial)，或是低介电常数介电材料(low-kdielectricmaterial)。绝缘体的形成方法例如可包括高密度电浆化学气相沈积(high-density-plasmachemicalvapordeposition；hdp-cvd)、次常压化学气相沈积(sub-atmosphericchemicalvapordeposition；sacvd)或是旋涂等方法。在一些实施例中，绝缘体102的上表面102a较鳍片104的上表面104a还低。也就是说，鳍片104是从绝缘体102的上表面102a凸出来的。

接着，如图2a所示，在一些实施例中，在绝缘体102与鳍片104以及衬底100上依序形成高介电常数介电层108以及功函数金属材料层110。在一些实施例中，在绝缘体102与鳍片104以及衬底100上共形地(conformally)形成高介电常数介电层108之后，会在高介电常数介电层108上形成功函数金属材料层110，且功函数金属材料层110共形地覆盖绝缘体102与鳍片104。在一些实施例中，高介电常数介电层108包括高介电常数材料，且所述高介电常数材料的k值大于7.0，并且包括金属氧化物或是铪(hf)、铝(al)、锆(zr)、镧(la)、镁(mg)、钡(ba)、钛(ti)、铅(pb)的硅酸盐与上述的组合。举例来说，高介电常数介电层108是通过原子层沈积(atomiclayerdeposition；ald)、分子束沈积(molecularbeamdeposition；mbd)或是物理气相沈积(physicalvapordeposition；pvd)所形成。在特定的实施例中，功函数金属材料层110的材料包括tin、tac、tacno、tacn、tial、tan或是上述的组合。功函数金属材料层110的形成方法是例如包括进行原子层沈积工艺、化学气相沈积工艺或是物理气相沈积工艺。在一实施例中，高介电常数介电层108的材料为hfo2且功函数金属材料层110的材料为tin。功函数金属材料层110的材料选择是取决于产品的需求，使其具有期望的功函数值，但不以上述所揭露的材料为限。在特定的实施例中，可在形成高介电常数介电层108之前，选择性地形成绝缘材料层106并共形地覆盖衬底100，以便提高高介电常数介电层108与衬底100之间的黏性。绝缘材料层106例如是包括利用热氧化所形成的氧化硅。在一些实施例中，绝缘材料层106、高介电常数介电层108以及功函数金属材料层110共形地覆盖鳍片104，且覆盖鳍片104的上表面104a以及鳍片104的凸出部分的侧壁104b。

如图2b所示，在一些实施例中，是在功函数金属材料层110上依序地形成多晶硅层120以及硬质掩膜图案122。在特定的实施例中，硬质掩膜图案122例如是包括一或多个平行排列的条状图案。多晶硅层120的形成方法例如是包括进行化学气相沈积工艺。在一实施例中，硬质掩膜图案122的材料包括氧化硅、氮化硅或是氮氧化硅。硬质掩膜图案122的形成方法例如是包括进行化学气相沈积工艺或是物理气相沈积工艺。

如图2c所示，在一些实施例中，多晶硅层120是利用硬质掩膜图案122做为掩膜以将其图案化并形成多晶硅条120a，并局部地暴露出位于其下方的功函数金属材料层110。在特定的实施例中，由于硬质掩膜图案122包括多个平行排列的条状图案，因此，多晶硅层120经图案化可形成多个平行排列的多晶硅条120a。多晶硅层120的图案化例如是包括进行至少一各向异性刻蚀工艺。在特定的实施例中，多晶硅条120a可做为虚拟条(dummystrips)，以定义出后续形成的替换性栅极结构的位置。

如图2d所示，在一些实施例中，可利用多晶硅条120a与硬质掩膜图案122做为掩膜，以依序将功函数金属材料层110与高介电常数介电层108图案化并形成功函数金属材料条110a与高介电常数介电条108a。其中一个高介电常数介电条108a与位于所述高介电常数介电条108a上方的其中一个功函数金属材料条110a用以形成一个堆叠条112。功函数金属材料条110a与高介电常数介电条108a围绕鳍片104，且覆盖鳍片104的上表面104a与侧壁104b。在特定的实施例中，由于硬质掩膜图案122包括多个平行排列且分离的条状图案，因此，位于其下方的功函数金属材料层110与高介电常数介电层108经图案化后会转变成多个堆叠条112(高介电常数介电条108a与位于所述高介电常数介电条108a上方的功函数金属材料条110a)，且所述堆叠条112彼此分离且平行排列。功函数金属材料层110与高介电常数介电层108的图案化例如是包括进行一或多个各向异性刻蚀工艺。在一实施例中，在功函数金属材料层110与高介电常数介电层108的图案化之后，会局部地暴露出绝缘材料层106。

接着，如图2e所示，在一些实施例中，将硬质掩膜图案122移除，其中，间隔物130是形成在绝缘材料层106上方以及多晶硅条120a与堆叠条112(高介电常数介电条108a与功函数金属材料条110a)旁边。在特定的实施例中，间隔物130是形成在绝缘材料层106上，且位于多晶硅条120a的相对侧壁上。也就是说，间隔物130是设置在多晶硅条120a的相对侧壁上，而位于多晶硅条120a下方的堆叠条112是夹层于间隔物130之间。在一实施例中，间隔物130是由介电材料所形成，且包括氮化硅、sicon或其组合。间隔物130可为单一层或是多层结构。在一些实施例中，间隔物130的形成是通过沈积介电材料的毯覆层(未绘示)，并进行各向异性刻蚀工艺以及/或是平坦化工艺以移除多余的介电材料与硬质掩膜图案122，进而，使间隔物130形成于多晶硅条120a的侧壁与堆叠条112旁边。硬质掩膜图案122会是在形成间隔物130之前移除，或是形成的同时移除。

在一些实施例中，如图2e所示，在多晶硅条120a的侧壁与堆叠条112旁边形成间隔物130之后，源极与漏极区域135是形成在位于晶硅条120a上的间隔物130的相对侧。另外，层间介电层136(图2i)是形成于衬底100上，以做进一步隔离。在特定的实施例中，源极与漏极区域135为由应变材料(strainedmaterial)所形成的变型源极与漏极区域。在一些实施例中，所述应变材料为含锗的材料例如硅锗(sige)，或是含碳材料例如碳化硅(sic)。在一些实施例中，源极与漏极区域135是通过外延生长(epitaxialgrowth)技术所形成，例如循环沈积刻蚀(cyclicdeposition-etch；cde)外延生长或是选择性外延生长(selectiveepitaxialgrowth；seg)，以形成具有高结晶质量的应变材料。在特定的实施例中，一部分的源极与漏极区域135是从衬底100上凸出。在一些实施例中，源极与漏极区域135是选择性的通过硅化物工艺(silicidation)而形成有金属硅化层(silicidelayers)(未绘示)。在特定的实施例中，层间介电层136的材料包括含碳氧化物、硅酸盐玻璃或是其它介电材料。

如图2f所示，将多晶硅条120a移除，并且，形成位于相对设置的间隔物130之间的凹槽132以暴露出位于间隔物130之间的堆叠条112(高介电常数介电条108a与功函数金属材料条110a)。多晶硅条120a的移除是例如包括进行一或多个各向异性刻蚀。

图2g与图2i为依照本发明一些实施例的鳍状场效晶体管10的非线端部(non-line-endportion)以及线路端部(line-endportion)的立体示意图。图2h与图2j分别为图2g与图2i的剖面示意图。线路端部是指鳍状场效晶体管10中具有条状栅极结构(也即栅极线)的端部的部分。在一些实施例中，如图2g至图2h所示，栅电极堆叠140是形成于凹槽132中，且位于堆叠条112(高介电常数介电条108a与功函数金属材料条110a)上方，以及位于间隔物130之间以形成栅极结构150。在特定的实施例中，栅极结构150是由栅电极堆叠140、高介电常数介电条108a与功函数金属材料条110a所组成。在一实施例中，栅电极堆叠140是通过形成栅电极材料(未绘示)以填入间隔物130之间的凹槽132所形成。选择性地，可通过进行平坦化工艺来移除多余的栅电极材料。如图2g至图2j所示，在特定的实施例中，填入凹槽132的栅电极堆叠140是与凹槽132的轮廓相对应，且栅电极堆叠140是覆盖间隔物130的侧壁130b以及位于线路端的层间介电层136的侧壁136b。也就是说，填入凹槽132的栅电极堆叠140是与间隔物130的侧壁130b以及位于栅极结构150的线路端的层间介电层136的侧壁136b物理性接触。由于高介电常数介电条108a与功函数金属材料条110a是在形成间隔物130与层间介电层136之前所定义出来的，因此，高介电常数介电条108a与功函数金属材料条110a并不会共形地覆盖间隔物130的侧壁130b以及介电层136的侧壁136b。在特定的实施例中，除了沿着堆叠条112的一小部分中，间隔物130的侧壁130b以及层间介电层136的侧壁136b大多并未被高介电常数介电条108a与功函数金属材料条110a所覆盖。由于高介电常数介电条108a与功函数金属材料条110a是在形成间隔物130与凹槽132之前所形成，因此，栅电极材料的填充变的更为容易，且可扩大栅电极堆叠形成时的工艺窗口。在特定的实施例中，如图2h所示，功函数金属材料条110a与高介电常数介电条108a是全面地位于栅电极堆叠140下方。在一些实施例中，栅电极堆叠140是在没有高介电常数介电条108a以及/或是功函数金属材料条110a夹层于其之间的情况下，与间隔物130以及层间介电层136物理性接触。栅电极堆叠140与其下方的堆叠条112(高介电常数介电条108a与功函数金属材料条110a)跨越并围绕鳍片104(沟道区)。选择性地，可在形成栅电极材料之前，在间隔物130与栅电极堆叠140之间形成如氮化硅层的侧壁介电层(未绘示)以强化间隔物结构。

在一些实施例中，栅电极堆叠140的栅电极材料包括含金属材料，例如铝(al)、铜(cu)、钨(w)、钴(co)、钛(ti)、钽(ta)、钌(ru)、tin、tial、tialn、tan、tac、nisi、cosi或上述的组合。举例来说，栅电极材料例如是通过原子层沈积、化学气相沈积、物理气相沈积、电镀或是上述方法的组合所形成。根据鳍状场效晶体管20为p型鳍状场效晶体管或是n型鳍状场效晶体管，可依此针对高介电常数介电层、功函数金属材料层以及/或是栅电极堆叠的材料进行选择以达到理想的功函数。在特定的实施例中，会将虚拟的多晶硅条120a移除，且栅电极堆叠140会取代多晶硅条120a的位置，并设置于事先形成的堆叠条112上以形成替换性栅极结构150。虽然在本文的一些实施例中，栅极结构150是做为替换性栅极结构，但本发明实施例的栅极堆叠结构或是其制造过程并不限于上述的实施例。

在本文所述的一些实施例中，由于栅介电层以及/或是其它材料层是在形成间隔物之前形成，因此，在将栅电极材料填入沟槽之前，不需要设置与沟槽共形(也即覆盖间隔物的侧壁)的栅介电材料以及/或是其它材料层，且后续形成的栅电极堆叠可与间隔物的侧壁以及/或是层间介电层接触。

针对具有较窄的栅极间距或是较密集的鳍片设置的鳍状场效晶体管来说，由于长宽比变高与芯片面积缩小，栅电极材料以及/或是功函数金属材料的填充变的更具有挑战性。在本文所述的特定实施例中，高介电常数介电层与功函数金属材料层是在形成间隔物之前形成并图案化，因此，与填入间隔物之间的沟槽的层面相比，高介电常数介电层与功函数金属材料层的工艺窗口会变大。另外，在本文所揭露的特定实施例的制造方法之后，高介电常数介电层与功函数金属材料层的厚度与均匀性的控制也变的更为容易。较佳均匀性以及较小厚度变化的高介电常数介电层与功函数金属材料层能够提升半导体装置的可靠性，并且有助于装置的临界电压控制。由于高介电常数介电层与功函数金属材料层是在形成间隔物与沟槽之前形成并图案化，因此，将栅电极材料填入沟槽的要求不高，填入栅电极材料的工艺窗口变大且后续在沟槽中形成栅电极堆叠的均匀性较佳，进而，可使半导体装置有良好的临界电压控制。

图3为依据本发明一些实施例中形成鳍状场效晶体管的制造方法的处理步骤的示例流程图。在步骤300中，提供具有鳍片以及绝缘体的衬底。在步骤302中，于绝缘体与鳍片以及衬底上依序形成高介电常数介电层与功函数金属材料层。在步骤304中，于功函数金属材料层以及衬底上依序形成多晶硅层与硬质掩膜图案。在步骤306中，利用硬质掩膜图案做为掩膜将多晶硅层图案化以形成多晶硅条。在步骤308中，利用多晶硅条与硬质掩膜图案做为掩膜，依序将高介电常数介电层与功函数金属材料层图案化以形成功函数金属材料条与高介电常数介电条。在步骤310中，将间隔物形成于多晶硅条旁边以及高介电常数介电条与功函数金属材料条旁边。源极与漏极区域是形成在位于多晶硅条的侧壁的间隔物的相对侧。在步骤312中，将多晶硅条移除并形成位于相对设置间隔物之间的沟槽，以暴露出高介电常数介电条与功函数金属材料条。在步骤314中，通过在沟槽中以及高介电常数介电条与功函数金属材料条上形成栅电极堆叠来获得栅极结构。

虽然上述的步骤以及方法的描述是以一系列的动作或事件做为示例，但应当理解的是，所示的动作或事件的顺序不应被解释为具备任何限制性的意义。另外，并非所有示例的过程或步骤皆需实行本揭露的一或多个实施例。

在上述的实施例中，由于高介电常数介电层与功函数金属材料层是在形成间隔物之前形成并图案化，因此，高介电常数介电层与功函数金属材料层的厚度与均匀性可获得良好的控制，且将栅电极材料填入沟槽的过程较为完善并保有稳定性，进而，半导体装置能具有均匀的电性性能和更佳的可靠性。基于上述，装置的晶片分析测试(waferanalysistest；wat)结果以及均匀性能可被进一步提升。

在本发明的一些实施例中，提供一种鳍状场效晶体管，包括：衬底、至少一栅极结构、间隔物以及源极区与漏极区。衬底具有多个鳍片以及多个绝缘体位于多个鳍片之间。所述至少一栅极结构是设置并覆盖于多个鳍片与多个绝缘体上方。所述至少一栅极结构包括设置于衬底上的堆叠条以及设置于堆叠条上的栅电极堆叠。所述多个间隔物设置于栅极结构的相对侧壁上，且栅电极堆叠与相对设置的间隔物的侧壁接触。源极区以及漏极区设置于至少一栅极结构的两个相对侧边。

在本发明的一些实施例中，堆叠条包括设置于衬底上的高介电常数介电条以及设置于高介电常数介电条上的功函数金属材料条，且高介电常数介电条与功函数金属材料条共形地覆盖多个鳍片的侧壁与上表面。在本发明的一些实施例中，高介电常数介电条包括k值大于7.0的高介电常数材料，且所述高介电常数介电材料包括金属氧化物或金属硅酸盐例如是hf、al、zr、la、mg、ba、ti、pb的硅酸盐或是上述的组合。在本发明的一些实施例中，功函数金属材料条的材料包括tin、tac、tacno、tacn、tial、tan或是上述的组合。在本发明的一些实施例中，高介电常数介电条包括hfo2且功函数金属材料条包括tin。在本发明的一些实施例中，鳍状场效晶体管更包括层间介电层设置在衬底上，位于间隔物之间，且与栅电极堆叠接触。在本发明的一些实施例中，栅电极堆叠的材料包括al、cu、w、co、ti、ta、ru、tin、tial、tialn、tan、tac、nisi、cosi或是上述的组合。

在本发明的一些实施例中，提供一种鳍状场效晶体管的制造方法如下。提供具有鳍片以及位于鳍片之间的绝缘体的衬底。在衬底上形成围绕鳍片的堆叠条，并且，于堆叠条上形成多晶硅条并覆盖衬底。在多晶硅条与堆叠条旁边形成间隔物。移除多晶硅条以形成暴露出堆叠条的沟槽。将栅电极堆叠形成于沟槽中并设置于堆叠条上以形成栅极结构。

在本发明的一些实施例中，在衬底上形成围绕鳍片的堆叠条，并且，在堆叠条上形成多晶硅条并覆盖衬底的步骤包括：在绝缘体与鳍片以及衬底上依序形成高介电常数介电层与功函数金属材料层；在功函数金属材料层与衬底上形成多晶硅层；将多晶硅层图案化以形成多晶硅条；以及，利用多晶硅条做为掩膜，将功函数金属材料层与高介电常数介电层图案化以形成堆叠条。在本发明的一些实施例中，高介电常数介电层包括进行原子层沈积、分子束沈积或是物理气相沈积来形成，且高介电常数介电条是以k值大于7.0的高介电常数介电材料所形成，所述高介电常数材料为金属氧化物或金属硅酸盐例如是hf、al、zr、la、mg、ba、ti、pb的硅酸盐或是上述的组合。在本发明的一些实施例中，鳍状场效晶体管的制造方法更包括在形成高介电常数介电层之前，先形成共形地覆盖鳍片与衬底上方的介电材料层。在本发明的一些实施例中，鳍状场效晶体管的制造方法更包括在间隔物的相对侧边以及多晶硅条旁边形成源极与漏极区。

在本发明的一些实施例中，提供一种鳍状场效晶体管的制造方法如下。提供具有鳍片以及位于鳍片之间的绝缘体的衬底。在绝缘体与鳍片以及衬底上依序形成高介电常数介电层与功函数金属材料层。在功函数金属材料层以及衬底上依序形成多晶硅层与硬质掩膜图案。利用硬质掩膜图案做为掩膜将多晶硅层图案化以形成多晶硅条。利用多晶硅条与硬质掩膜图案做为掩膜，依序将高介电常数介电层与功函数金属材料层图案化以形成功函数金属材料条与高介电常数介电条。将间隔物形成于多晶硅条旁边以及高介电常数介电条与功函数金属材料条旁边。源极与漏极区域是形成在位于多晶硅条的侧壁的间隔物的相对侧。将多晶硅条移除以形成暴露出高介电常数介电条与功函数金属材料条的沟槽。通过在沟槽中以及高介电常数介电条与功函数金属材料条上形成栅电极堆叠来形成栅极结构。

在本发明的一些实施例中，高介电常数介电层包括进行原子层沈积、分子束沈积或是物理气相沈积来形成，且高介电常数介电条是以k值大于7.0的高介电常数介电材料所形成，所述高介电常数介电材料为金属氧化物或金属硅酸盐例如是hf、al、zr、la、mg、ba、ti、pb的硅酸盐或是上述的组合。在本发明的一些实施例中，功函数金属材料层包括进行原子层沈积、物理气相沈积或是化学气相沈积，且功函数金属材料层的材料包括tin、tac、tacno、tacn、tial、tan或是上述的组合。在本发明的一些实施例中，鳍状场效晶体管的制造方法更包括在通过热氧化工艺形成高介电常数介电层之前，先形成共形地覆盖鳍片与衬底上方的介电材料层。在本发明的一些实施例中，形成功函数金属材料条与高介电常数介电条是通过包括进行一各向异性刻蚀工艺以移除部分功函数金属材料层与高介电常数介电层。在本发明的一些实施例中，鳍状场效晶体管的制造方法更包括在间隔物的相对侧边及多晶硅条旁边形成源极与漏极区。在本发明的一些实施例中，鳍状场效晶体管的制造方法更包括在衬底上与间隔物之间形成层间介电层。

以上概述了多个实施例的特征，使本领域具有通常知识者可更佳了解本发明实施例的态样。本领域具有通常知识者应理解，其可轻易地使用本发明实施例作为设计或修改其他工艺与结构的依据，以实行本文所介绍的实施例的相同目的以及/或达到相同优点。本领域具有通常知识者还应理解，这种等效的设置并不悖离本发明实施例的精神与范畴，且本领域具有通常知识者在不悖离本发明实施例的精神与范畴的情况下可对本文做出各种改变、置换以及变更。