光电集成器件及其制备方法与流程

本发明涉及集成电路技术领域，特别涉及一种光电集成器件及其制备方法。

背景技术：

随着光通信技术的不断发展，单片光电集成为未来计算机和通信领域高性能、低功耗光电集成电路的重要解决方案。在光学器件、电学器件以及光电集成领域，ⅲ-ⅴ族半导体材料已经有了相当广泛的应用，但是，其与现有的si工艺不兼容、生产成本高和工艺周期较长，制约着其进一步的发展。因此，寻找与当前si工艺相兼容，光电性能良好的新材料成为半导体领域关注的新热点。

ge与si同属iv族半导体，与si工艺兼容。同时，其间接带隙禁带宽度为0.664ev，直接带隙禁带宽度为0.8ev，二者能量差仅为136mev。这样的能带结构稍加改性，极有可能演绎出单片光电集成所需要的材料。而事实上也确实如此，研究表明，通过改性作用，间接带隙型ge半导体可转化为直接带隙型改性ge。直接带隙型改性ge相较于ge半导体，载流子辐射复合效率高，应用于发光器件(如led、激光器)时器件发光效率显著提升；改性ge由于其能级分裂、有效质量减小，载流子迁移率相较ge载流子迁移率更高，其还可将其应用于电子器件。

si基改性ge薄膜可在同层实现发光器件、波导以及探测器件的集成形成光电集成器件，但是，如何制备光电集成器件并调制集成器件中发光器件、波导以及探测器的能带结构成为亟待解决的问题。

技术实现要素：

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种光电集成器件及其制备方法。

具体地，本发明一个实施例提出的一种光电集成器件的制备方法，包括：

选取衬底；

在所述衬底上生长p掺杂ge埋层；

在所述埋层上生长本征gesn层；

利用部分掩模工艺控制所述本征gesn层中sn组分的含量形成第一gesn区、第二gesn区以及第三gesn区；

在所述第一gesn区、所述第二gesn区以及所述第三gesn区上生长n掺杂ge层；

在所述n掺杂ge层上生长n掺杂si层；

在所述n掺杂si层上生长保护层；

刻蚀第一指定区域的所述保护层、所述n掺杂si层以及所述n掺杂ge层分别形成led和探测器的负电极区域；

刻蚀第二指定区域的所述第一gesn区、所述第二gesn区以及所述第三gesn区分别形成led和探测器的正电极区域、锥形波导以及所述锥形波导两侧的隔离沟槽；

在所述隔离沟槽中生长隔离层，在所述锥形波导上生长覆盖层；

在所述led的正电极区域、负电极区域以及所述探测器的正电极区域、负电极区域生长金属形成金属电极最终制备出所述光电集成器件。

在本发明的一个实施例中，在所述埋层上生长本征gesn层，包括：

在350℃温度下，利用减压cvd工艺在所述埋层上生长厚度为250nm的本征gesn层。

在本发明的一个实施例中，利用部分掩模工艺控制所述本征gesn层中sn组分的含量形成第一gesn区、第二gesn区以及第三gesn区，包括：

利用部分掩模工艺控制所述本征gesn层的一侧部分的sn组分含量为3％形成第一gesn区；

利用部分掩模工艺控制所述本征gesn层的中间部分的sn组分含量为1％形成第二gesn区；

利用部分掩模工艺控制所述本征gesn层的另一侧部分的sn组分含量为5％形成第三gesn区。

在本发明的一个实施例中，在所述第一gesn区、所述第二gesn区以及所述第三gesn区上生长n掺杂ge层，包括：

在160℃温度下，利用cvd工艺在所述第一gesn区、所述第二gesn区以及所述第三gesn区上生长n掺杂ge层。

在本发明的一个实施例中，在所述n掺杂ge层上生长n掺杂si层，包括：

在275℃～325℃温度下，利用cvd工艺在所述n掺杂ge层上生长n掺杂si层。

在本发明的一个实施例中，在所述n掺杂si层上生长保护层，包括：

利用lpcvd工艺在所述n掺杂si层上生长二氧化硅层。

在本发明的一个实施例中，刻蚀第一指定区域的所述保护层、所述n掺杂si层以及所述n掺杂ge层，包括：

利用干法刻蚀工艺，采用hf刻蚀第一指定区域的所述保护层、所述n掺杂si层；

利用干法刻蚀工艺，采用浓度比为1：2.5：10的hf：hno3：ch3cooh，继续刻蚀第一指定区域的所述n掺杂ge层分别形成led和探测器的负电极区域。

在本发明的一个实施例中，，刻蚀第二指定区域的所述第一gesn区、所述第二gesn区以及所述第三gesn区，包括：

利用干法刻蚀工艺，采用浓度比为1：2.5：10的hf：hno3：ch3cooh，刻蚀第二指定区域的第一gesn区、所述第二gesn区以及所述第三gesn区，直至刻蚀至所述p掺杂ge埋层表面。

在本发明的一个实施例中，在所述隔离沟槽中生长隔离层，包括：

通过sih4和o2，在所述隔离沟槽中淀积厚度为20nm的二氧化硅隔离层；

利用干法刻蚀工艺刻蚀所述二氧化硅隔离层。

本发明另一个实施例提出的一种光电集成器件，所述光电集成器件由上述实施例任一项所述的方法制备形成。

本发明的有益效果如下：

1)本发明利用si基改性ge材料，形成si衬底上发光器件、波导以及探测器件的同层单片光电集成器件，器件结构新颖、器件集成度高、工艺成本低；

2)本发明利用sn组份调制集成器件中发光器件、波导以及探测器的能带结构，减少了工艺步骤，优化了工艺过程，进一步降低工艺成本。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

下面将结合附图，对本发明的具体实施方式进行详细的说明。

图1为本发明实施例提供的一种光电集成器件的制备方法的流程示意图；

图2a～图2j为本发明实施例提供的一种光电集成器件的制备工艺示意图；

图2k为本发明实施例提供的图2g所示的光电集成器件制备工艺形成的光电集成器件的俯视图；

图2l为本发明实施例提供的图2h所示的光电集成器件制备工艺形成的光电集成器件的俯视图；

图2m为本发明实施例提供的图2i所示的光电集成器件制备工艺形成的光电集成器件的俯视图；

图2n为本发明实施例提供的图2j所示的光电集成器件制备工艺形成的光电集成器件的俯视图；

图3为本发明实施例提供的一种光电集成器件的示意图；

图4a～4c为本发明实施例提供的三种锥形波导的俯视示意图；

图5为本发明实施例提供的直线型、凸型、凹型三种锥形波导的不同波长下的透射度示意图；

图6为本发明实施例提供的锥形波导在5μm、10μm、15μm三种长度下的不同波长的透射度示意图；

图7为本发明实施例提供的隔离层在不同厚度下的透射度示意图；

图8为本发明实施例提供的覆盖层在不同波长下的透射度示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

实施例一

请参见图1，图1为本发明实施例提供的一种光电集成器件的制备方法的流程示意图。该方法包括如下步骤：

步骤a、选取衬底；

步骤b、在所述衬底上生长p掺杂ge埋层；

步骤c、在所述埋层上生长本征gesn层；

步骤d、利用部分掩模工艺控制所述本征gesn层中sn组分的含量形成第一gesn区、第二gesn区以及第三gesn区；

步骤e、在所述第一gesn区、所述第二gesn区以及所述第三gesn区上生长n掺杂ge层；

步骤f、在所述n掺杂ge层上生长n掺杂si层；

步骤g、在所述n掺杂si层上生长保护层；

步骤h、刻蚀第一指定区域的所述保护层、所述n掺杂si层以及所述n掺杂ge层分别形成led和探测器的负电极区域；

步骤i、刻蚀第二指定区域的所述第一gesn区、所述第二gesn区以及所述第三gesn区分别形成led和探测器的正电极区域、锥形波导以及所述锥形波导两侧的隔离沟槽；

步骤j、在所述隔离沟槽中生长隔离层，在所述锥形波导上生长覆盖层；

步骤k、在所述led的正电极区域、负电极区域以及所述探测器的正电极区域、负电极区域生长金属形成金属电极最终制备出所述光电集成器件。

其中，对于步骤c，可以包括：

在350℃温度下，利用减压cvd工艺在所述埋层上生长厚度为250nm的本征gesn层。

其中，对于步骤d，可以包括：

利用部分掩模工艺控制所述本征gesn层的一侧部分的sn组分含量为3％形成第一gesn区；

利用部分掩模工艺控制所述本征gesn层的中间部分的sn组分含量为1％形成第二gesn区；

利用部分掩模工艺控制所述本征gesn层的另一侧部分的sn组分含量为5％形成第三gesn区。

其中，对于步骤e，可以包括：

在160℃温度下，利用cvd工艺在所述第一gesn区、所述第二gesn区以及所述第三gesn区上生长n掺杂ge层。

其中，对于步骤f，可以包括：

在275℃～325℃温度下，利用cvd工艺在所述n掺杂ge层上生长n掺杂si层。

其中，对于步骤g，可以包括：

利用lpcvd工艺在所述n掺杂si层上生长厚度为10nm的二氧化硅层。

其中，对于步骤h，可以包括：

利用干法刻蚀工艺，采用hf刻蚀第一指定区域的所述保护层、所述n掺杂si层；

利用干法刻蚀工艺，采用浓度比为1：2.5：10的hf：hno3：ch3cooh，继续刻蚀第一指定区域的所述n掺杂ge层分别形成led和探测器的负电极区域。

其中，对于步骤i中刻蚀第二指定区域的所述第一gesn区、所述第二gesn区以及所述第三gesn区，可以包括：

利用干法刻蚀工艺，采用浓度比为1：2.5：10的hf：hno3：ch3cooh，刻蚀第二指定区域的第一gesn区、所述第二gesn区以及所述第三gesn区，直至刻蚀至所述p掺杂ge埋层表面。

其中，对于步骤j中在所述隔离沟槽中生长隔离层，可以包括：

通过sih4和o2，在所述隔离沟槽中淀积厚度为20nm的二氧化硅隔离层；

利用干法刻蚀工艺刻蚀所述二氧化硅隔离层。

1)本实施例利用si基改性ge材料，形成si衬底上发光器件、波导以及探测器件的同层单片光电集成器件，器件结构新颖、器件集成度高、工艺成本低；

2)本实施例利用sn组份调制集成器件中发光器件、波导以及探测器的能带结构，减少了工艺步骤，优化了工艺过程，进一步降低工艺成本。

实施例二

请参见图2a～图2j，图2a～图2j为本发明实施例提供的一种光电集成器件的制备工艺示意图，在上述实施例的基础上，本实施例将较为详细地对本发明提出的光电集成器件的制备工艺进行详细介绍。该方法包括：

s101、衬底选取

如图2a所示，选取p+硅si衬底001为初始材料，掺杂浓度为10¹⁸cm^-3；

s102、埋层生长

如图2b所示，在330℃温度下，利用化学气相沉淀(chemicalvapordeposition,简称cvd)在上述si衬底层上外延生长厚度为50nm的p++掺杂ge层002，掺杂浓度为10²⁰cm^-3；

s103、本征gesn层生长

如图2c所示，在350℃温度下，在上述材料(埋层)表面利用减压cvd工艺生长250nm的本征gesn材料层003，通过部分掩模及离子注入工艺，使中间部分控制sn组份为1％，形成波导区032(第二gesn区)；控制一侧部分的sn组份为3％，形成led区031(第一gesn区)，最后控制另一侧部分的sn组份为5％，形成探测器区033(第三gesn区)，通过sn组分含量的不同来调制禁带宽度，满足eg的要求，其中，波导区eg>led区eg>探测器区eg；

s104、ge层生长

如图2d所示，在160℃温度下，在波导区、led区、探测器区表面上利用cvd工艺外延生长厚度为100nm的n+掺杂ge层004，掺杂浓度为3×10¹⁹cm^-3；

s105、顶层生长

如图2e所示，在275℃～325℃温度下，在n+掺杂ge层上利用cvd工艺外延生长厚度为100nm的n++掺杂si层005，掺杂浓度为10²⁰cm^-3；

s106、保护层的制备

如图2f所示，利用低压等离子体增强化学气相淀积(lowpressurechemicalvapordeposition,简称lpcvd)工艺在n++掺杂si层表面淀积10nm的二氧化硅(sio2)层006；

s107、刻蚀

如图2g和图2k所示，图2k为本发明实施例提供的图2g所示的光电集成器件制备工艺俯视图，首先利用干法刻蚀工艺通入hf刻蚀第一指定区域的sio2层006和n++掺杂si层005；其次采用浓度比为1：2.5：10的hf：hno3：ch3cooh继续刻蚀第一指定区域的n+掺杂ge层004；如图2k所示，形成led的负电极区域061和探测器的负电极区域062；最后利用干法刻蚀工艺，采用浓度比为1：2.5：10的hf：hno3：ch3cooh，刻蚀第二指定区域的波导区、led区、探测器区，直至刻蚀至p++掺杂ge层002表面，如图2k所示，形成led的正电极区域021和探测器的正电极区域022、锥形波导132以及锥形波导两侧的隔离沟槽071；其中，锥形波导的长度越长，其在传播方向的变化尺寸就越小，但并不是线性增加，随着长度的增加，损耗减小就越来越少，因此对光的传输损耗影响也就越小；

请参见图4a～4c，图4a～4c为本发明实施例提供的三种锥形波导的俯视示意图。不同侧面的锥形波导，可以分为直线型、凸型、凹型三种结构。锥形波导长度l越长，其在传播方向的变化尺寸越小，但是并不是线性增加，随着长度l的增加，损耗减小就越来越少，因此对光的传输损耗影响也就越小。其中，直线型、凸型、凹型不同选择，锥形波导的长度l也不同。

请参见图5，图5为本发明实施例提供的直线型、凸型、凹型三种锥形波导的不同波长下的透射度示意图。直线型、凸型、凹型在相同波长下透射度不同。其中，侧面为凹型结构的锥形波导透射度最差，传输损耗最大；侧面为凸型结构的锥形波导在传输中透射度最好，传输损耗相对比较小；侧面为直线型结构的锥形波导透射度与传输损耗程度都介于侧面为凹型结构的锥形波导和侧面结构为凸型结构的锥形波导之间。

优选地，锥形波导为侧面为凸型结构性能最优。

请参见图6，图6为本发明实施例提供的锥形波导在5μm、10μm、15μm三种长度下的不同波长的透射度示意图。波长越长透射度越好。在实际应用允许的情况下，尽量选取较长的波长。因为光电器件设计需要，其中长度l不能太长，长度l大多选取5μm～15μm。

优选地，锥形波导的长度l为10um。

s108、隔离层制备

如图2h和图2l所示，图2l为本发明实施例提供的图2h所示的光电集成器件制备工艺俯视图；通入sih4和o2在隔离沟槽071内淀积20nm厚的sio2隔离层007，然后利用干法刻蚀工艺刻蚀成图2h和图2l中所示，该sio2隔离层对有源器件与无缘器件进行了隔离，而且起到一定的电隔离作用，防止两端光电器件器件产生寄生效应；

请参见图7，图7为本发明实施例提供的隔离层在不同厚度下的透射度示意图。sio2隔离层007在不同厚度下透射度不同。波长越长受sio2隔离层007的影响越小；基本20nm厚的sio2隔离层007对光传输的影响基本与没有sio2隔离层007时一致，对整个光传输影响很小基本可以忽略不计；当sio2隔离层007逐渐加厚时，透射度逐渐减小，而且越厚的sio2隔离层007透射度却减小的越多。

s109、覆盖层制备

如图2i和图2m所示，图2m为本发明实施例提供的图2i所示的光电集成器件制备工艺俯视图；在锥形波导132上添加覆盖层α-si008，添加覆盖层能够减小耦合损耗，这与光纤与器件耦合的情况基本一致，而且相对侧墙设计能够进一步减小损耗，因此添加覆盖层具有重要意义；

请参见图8，图8为本发明实施例提供的覆盖层在不同波长下的透射度示意图。覆盖层α-si008在任何波长下的透射度都高于无覆盖层α-si008。添加覆盖层α-si008能够减小光纤与器件间的耦合损耗，因此添加覆盖层α-si008。

s110、电极制备

如图2j和图2n所示，图2n为本发明实施例提供的图2j所示的光电集成器件制备工艺俯视图；利用电子束蒸发淀积10～20nm厚的铝(al)009，形成金属接触；利用刻蚀工艺刻选择性蚀掉指定区域的金属al，在led的正负电极区域以及探测器的正负电极区域形成金属电极。

实施例三

请参见图3，图3为本发明实施例提供的一种光电集成器件的示意图，在上述实施例的基础上，本发明还提供一种光电集成器件，其中光电集成器件由上述实施例所述的方法制备形成。

综上所述，本文中应用了具体个例对本发明光电集成器件及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。