光电集成器件及其制备方法与流程

文档序号:21538420发布日期:2020-07-17 17:36阅读:来源:国知局

技术特征:

1.一种光电集成器件的制备方法,其特征在于,包括:

选取衬底;

在所述衬底上生长p掺杂ge埋层;

在所述埋层上生长本征gesn层;

利用部分掩模工艺控制所述本征gesn层中sn组分的含量形成第一gesn区、第二gesn区以及第三gesn区;

在所述第一gesn区、所述第二gesn区以及所述第三gesn区上生长n掺杂ge层;

在所述n掺杂ge层上生长n掺杂si层;

在所述n掺杂si层上生长保护层;

刻蚀第一指定区域的所述保护层、所述n掺杂si层以及所述n掺杂ge层分别形成led和探测器的负电极区域;

刻蚀第二指定区域的所述第一gesn区、所述第二gesn区以及所述第三gesn区分别形成led和探测器的正电极区域、锥形波导以及所述锥形波导两侧的隔离沟槽;

在所述隔离沟槽中生长隔离层,在所述锥形波导上生长覆盖层;

在所述led的正电极区域、负电极区域以及所述探测器的正电极区域、负电极区域生长金属形成金属电极最终制备出所述光电集成器件。

2.如权利要求1所述的方法,其特征在于,在所述埋层上生长本征gesn层,包括:

在350℃温度下,利用减压cvd工艺在所述埋层上生长厚度为250nm的本征gesn层。

3.如权利要求1所述的方法,其特征在于,利用部分掩模工艺控制所述本征gesn层中sn组分的含量形成第一gesn区、第二gesn区以及第三gesn区,包括:

利用部分掩模工艺控制所述本征gesn层的一侧部分的sn组分含量为3%形成第一gesn区;

利用部分掩模工艺控制所述本征gesn层的中间部分的sn组分含量为1%形成第二gesn区;

利用部分掩模工艺控制所述本征gesn层的另一侧部分的sn组分含量为5%形成第三gesn区。

4.如权利要求1所述的方法,其特征在于,在所述第一gesn区、所述第二gesn区以及所述第三gesn区上生长n掺杂ge层,包括:

在160℃温度下,利用cvd工艺在所述第一gesn区、所述第二gesn区以及所述第三gesn区上生长n掺杂ge层。

5.如权利要求1所述的方法,其特征在于,在所述n掺杂ge层上生长n掺杂si层,包括:

在275℃~325℃温度下,利用cvd工艺在所述n掺杂ge层上生长n掺杂si层。

6.如权利要求1所述的方法,其特征在于,在所述n掺杂si层上生长保护层,包括:

利用lpcvd工艺在所述n掺杂si层上生长二氧化硅层。

7.如权利要求1所述的方法,其特征在于,刻蚀第一指定区域的所述保护层、所述n掺杂si层以及所述n掺杂ge层,包括:

利用干法刻蚀工艺,采用hf刻蚀第一指定区域的所述保护层、所述n掺杂si层;

利用干法刻蚀工艺,采用浓度比为1:2.5:10的hf:hno3:ch3cooh,继续刻蚀第一指定区域的所述n掺杂ge层分别形成led和探测器的负电极区域。

8.如权利要求1所述的方法,其特征在于,刻蚀第二指定区域的所述第一gesn区、所述第二gesn区以及所述第三gesn区,包括:

利用干法刻蚀工艺,采用浓度比为1:2.5:10的hf:hno3:ch3cooh,刻蚀第二指定区域的第一gesn区、所述第二gesn区以及所述第三gesn区,直至刻蚀至所述p掺杂ge埋层表面。

9.如权利要求1所述的方法,其特征在于,在所述隔离沟槽中生长隔离层,包括:

通过sih4和o2,在所述隔离沟槽中淀积厚度为20nm的二氧化硅隔离层;

利用干法刻蚀工艺刻蚀所述二氧化硅隔离层。

10.一种光电集成器件,其特征在于,所述光电集成器件由权利要求1~9任一项所述的方法制备形成。


技术总结
本发明涉及一种光电集成器件及其制备方法。该制备方法包括:在所述衬底上生长P掺杂Ge埋层、本征GeSn层、N掺杂Ge层、N掺杂Si层和保护层;刻蚀第一指定区域的所述保护层、所述N掺杂Si层以及所述N掺杂Ge层分别形成LED和探测器的负电极区域;刻蚀第二指定区域的所述第一GeSn区、所述第二GeSn区以及所述第三GeSn区分别形成LED和探测器的正电极区域、锥形波导以及所述锥形波导两侧的隔离沟槽;在所述隔离沟槽中生长隔离层,在所述锥形波导上生长覆盖层;形成金属电极最终制备出所述光电集成器件。本发明利用Si基改性Ge材料,形成Si衬底上发光器件、波导以及探测器件的同层单片光电集成器件,器件结构新颖、器件集成度高、工艺成本低。

技术研发人员:薛磊;尹晓雪
受保护的技术使用者:西安科锐盛创新科技有限公司
技术研发日:2018.12.20
技术公布日:2020.07.17
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1