一种阵列基板及其制备方法与流程

本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。

背景技术：

液晶显示技术经过数十年的发展，已经十分成熟。在未来的发展中，光传感器集成是液晶显示技术发展的重要方向。通过在显示屏内集成光传感器，显示屏的应用场景将得到进一步扩展，例如指纹识别、掌纹识别、体感识别、激光交互等功能均可以通过光传感器得以实现。

目前，如何提高光传感器的灵敏度以及提高光传感器与大尺寸显示工艺兼容性，成为了液晶显示技术发展的重要方向。

技术实现要素：

本申请提供了一种阵列基板及其制备方法，用以能够有效提高光传感器的灵敏度以及提高光传感器与大尺寸显示工艺兼容性。

为了实现上述效果，本申请提供的技术方案如下：

一种阵列基板，包括：

基板；

感光单元，设置于所述基板上，所述感光单元包括存储电容、开关薄膜晶体管以及位于所述存储电容和所述开关薄膜晶体管之间的感光传感器；

其中，所述感光传感器为感光二极管结构，所述感光二极管结构中的半导体结构包括层叠设置的n型重掺杂非晶硅层、非晶硅层以及p型重掺杂非晶硅层。

本申请的阵列基板中，所述阵列基板还包括：

第一电极层，设置于所述基板上，所述第一电极层包括间隔设置的第一电极、第二电极以及第三电极；

栅极绝缘层，设置于所述第一电极层上方；

半导体层，设置于所述栅极绝缘层上方，所述半导体层包括第一半导体层和第二半导体层；所述第一半导体层设置于所述第一电极和所述第三电极上方；所述第二半导体层设置于所述第二电极上方；

第二电极层，设置于所述第一半导体层上方，所述第二电极层包括第四电极、漏极以及源极；所述第四电极位于所述第一电极上方；所述漏极和所述源极位于所述第三电极两个相对的边缘区域上方；

绝缘层，设置于所述半导体层上方；以及

透明电极层，设置于所述绝缘层上方，所述透明电极层包括第一透明电极和第二透明电极；所述第一透明电极与所述第一电极相连接；所述第二透明电极与所述第二电极以及所述漏极相连接。

本申请的阵列基板中，所述感光传感器包括层叠设置的所述第二电极、所述第二半导体层以及所述第一透明电极；其中，所述第二半导体层为多层结构，包括层叠设置的n型重掺杂非晶硅层、非晶硅层以及p型重掺杂非晶硅层。

本申请的阵列基板中，所述存储电容包括层叠设置的所述第一电极、所述第一半导体层以及所述第四电极；其中，所述第一半导体层为多层结构，包括层叠设置的非晶硅层和n型重掺杂非晶硅层。

本申请的阵列基板中，所述开关薄膜晶体管包括所述第三电极、所述第一半导体层、所述漏极和所述源极。

本申请的阵列基板中，所述开关薄膜晶体管的第三电极接入扫描信号，源极接入读出信号，漏极接入所述感光传感器的第二电极和所述存储电容的第四电极；

所述存储电容的第一电极接入低电位电源和所述感光传感器的第一透明电极，所述存储电容的第四电极接入所述开关薄膜晶体管的漏极和所述感光传感器的第二电极。

本申请的阵列基板中，所述栅极绝缘层和所述绝缘层上开设有将所述第二电极部分暴露的开孔，所述第二半导体层通过所述开孔与所述第二电极相接触。

本申请的阵列基板中，所述阵列基板还包括位于所述第一电极层上方的第一阻挡层，所述第一阻挡层包括位于所述第一电极上方的第一子阻挡层、位于所述第二电极上方的第二子阻挡层以及位于所述第三电极上方的第三子阻挡层。

本申请还提供一种阵列基板的制备方法，所述制备方法包括：

步骤s10：在基板上形成第一金属层，对所述第一金属层图案化处理，形成第一电极层，所述第一电极层包括间隔设置的第一电极、第二电极以及第三电极；

步骤s20：在所述第一电极层上制备栅极绝缘层、第一半导体层以及第二金属层；对所述第二金属层和所述第一半导体层图案化处理，形成第二电极层，所述第二电极层包括第四电极、漏极以及源极；所述第四电极位于所述第一电极上方，所述漏极和所述源极位于所述第三电极两个相对的边缘区域上方；

步骤s30：在所述栅极绝缘层、所述第四电极、所述漏极以及所述源极上制备第一绝缘层；对所述第一绝缘层和所述栅极绝缘层图案化处理，形成将所述第二电极部分暴露的开孔；

步骤s40：在所述第二电极暴露的部分上制备第二半导体层；

步骤s50：在所述第一绝缘层和所述第二半导体层上形成第二绝缘层，对所述第二绝缘层、所述第一绝缘层以及所述栅极绝缘层图案化处理，形成位于所述第一电极上的过孔、位于所述第二电极上的过孔、位于所述漏极上的过孔以及将所述第二半导体层部分暴露的开孔；

步骤s60：在所述第二绝缘层和所述第二半导体层上形成透明电极层，对所述透明电极层图案化处理，形成第一透明电极和第二透明电极；所述第一透明电极通过所述第一电极上的过孔与所述第一电极相连接；所述第二透明电极通过所述第二电极上的过孔与所述第二电极相连接，及通过所述漏极上的过孔与所述漏极相连接。

本申请的制备方法中，所述步骤s40包括在所述第二电极暴露的部分上依次制备n型重掺杂非晶硅层、非晶硅层以及p型重掺杂非晶硅层。

有益效果：本申请通过将阵列基板中的感光传感器采用感光二极管结构，所述感光二极管结构中的半导体结构包括n型重掺杂非晶硅层、非晶硅层以及p型重掺杂非晶硅层，能够在大尺寸设备上实现光传感器集成、提高设备灵敏度以及降低制造成本的效果。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其他有益效果显而易见。

图1为本申请实施例所提供的阵列基板的结构示意图；

图2为本申请实施例所提供的阵列基板电路图；

图3为本申请实施例所提供的阵列基板的制备方法的步骤流程图；

图4a～图4f为本申请实施例所提供的阵列基板的制备过程中的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

现有技术中，如何提高光传感器的灵敏度以及提高光传感器与大尺寸显示工艺兼容性，成为了液晶显示技术发展的重要方向。基于此，本申请提供了一种阵列基板及其制备方法，能够实现上述效果。

现结合具体实施例对本申请的技术方案进行描述。

实施例一

请参阅图1，本申请实施例所提供的阵列基板的结构示意图。

在本实施例中，所述阵列基板包括基板10；设置在基板10上的感光单元，所述感光单元包括存储电容1100、开关薄膜晶体管1300以及位于所述存储电容1100和所述开关薄膜晶体管1300之间的感光传感器1200；其中，所述感光传感器1200为感光二极管结构。

所述阵列基板还包括依次层叠设置于所述基板10上的第一电极层，栅极绝缘层30、半导体层、第二电极层、绝缘层60以及透明电极层70。

在本实施例中，所述基板10为pi基板，主要为聚醯亚胺，pi材料可以有效的提高透光率。

在本实施例中，所述第一电极层包括间隔设置的第一电极21、第二电极22以及第三电极23。

所述第一电极层的材料包括但不限于铜、铝、银等金属，所述第一电极层厚度的范围为500a-10000a，本实施例对此不做限制。

在本实施例中，所述阵列基板还包括位于所述第一电极层上方的第一阻挡层，所述第一阻挡层包括位于所述第一电极21上方的第一子阻挡层、位于所述第二电极22上方的第二子阻挡层以及位于所述第三电极23上方的第三子阻挡层。

所述第一子阻挡层、所述第二子阻挡层以及所述第三子阻挡层的材料包括但不限于钼、钛以及钼钛合金等金属；所述第一子阻挡层、所述第二子阻挡层以及所述第三子阻挡层的厚度范围为50a-1000a，本实施例对此不做限制。

在本实施例中，所述半导体层包括第一半导体层41和第二半导体层42，所述第一半导体层41设置于所述第一电极21和所述第三电极23上方，所述第二半导体层42设置于所述第二电极22上方。

在本实施例中，所述第一半导体层41为多层结构，包括层叠设置的第一非晶硅层411和第一n型重掺杂非晶硅层412；所述第二半导体层42为多层结构，包括层叠设置的第二n型重掺杂非晶硅层421、第二非晶硅层422以及p型重掺杂非晶硅层423。

在本实施例中，所述第二电极层包括间隔设置的第四电极51、漏极52以及源极53；所述第四电极51位于所述第一电极21上方；所述漏极52和所述源极53位于所述第三电极23两个相对的边缘区域上方。

所述第二电极层20的材料包括但不限于铜、铝、银等金属；所述第二电极层20厚度的范围为500a-10000a，本实施例对此不做限制。

在本实施例中，所述阵列基板还包括位于所述第二电极层上方的第二阻挡层，所述第二阻挡层包括位于所述第四电极51上方的第四子阻挡层、位于所述漏极52上方的第五子阻挡层以及位于所述源极53上方的第六子阻挡层。

所述第四子阻挡层、所述第五子阻挡层以及所述第六子阻挡层的材料包括但不限于钼、钛以及钼钛合金等金属，所述第四子阻挡层、所述第五子阻挡层以及所述第六子阻挡层的厚度范围为50a-1000a，本实施例对此不做限制。

在本实施例中，所述绝缘层60包括层叠设置于所述第一半导体层41、所述第二半导体层42以及所述栅极绝缘层30上方的第一绝缘层61和第二绝缘层62。

在本实施例中，所述栅极绝缘层30、所述第一绝缘层61以及所述第二绝缘层62上开设有将所述第二电极22部分暴露的开孔，所述第二半导体层42通过所述开孔与所述第二电极22相接触。

在本实施例中，所述透明电极层70包括第一透明电极71和第二透明电极72。

所述第一绝缘层61和所述第二绝缘层62上还开设有将所述第二半导体层62部分暴露的开孔，所述第一透明电极71通过所述开孔与所述第二半导体层42相接触。

在本实施例中，所述透明电极层70的材料包括但不限于铟锡氧化物和铟锌氧化物，本实施例对此不做限制。

在本实施例中，所述第一电极21、所述第二电极22以及所述漏极52上开设有过孔；所述第一透明电极71通过所述第一电极21上的过孔与所述第一电极21相连接，所述第二透明电极72通过所述第二电极22上的过孔与所述第二电极22相连接，及通过所述漏极52上的过孔与所述漏极52相连接。

在本实施例中，所述存储电容1100包括层叠设置的所述第一电极21、所述第一半导体层41以及所述第四电极51。

其中，所述存储电容1100的两极板为所述第一电极21和所述第四电极52；所述存储电容1100的两极板间的绝缘介质层包括但不限于第一绝缘层61、第一非晶硅层411以及第一n型重掺杂非晶硅层412，本实施例对此不做限制。

在本实施例中，所述感光传感器1200包括层叠设置的所述第二电极22、所述第二半导体层42以及所述第一透明电极71。

在本实施例中，所述开关薄膜晶体管1300包括所述第三电极23、所述第一半导体层41、所述漏极52以及所述源极53。

请参阅图2，本申请实施例所提供的阵列基板电路图。

在本实施例中，所述开关薄膜晶体管1300的第三电极23接入扫描信号(vg)，源极53接入读出信号(readout)，漏极52接入所述感光传感器1200的第二电极22和所述存储电容1100的第四电极51。

所述存储电容1100的第一电极21接入低电位电源(vss)和所述感光传感器1200的第一透明电极71，所述存储电容1100的第四电极51接入所述开关薄膜晶体管1300的漏极52和所述感光传感器1200的第二电极22。

在本实施例中，所述第一透明电极71为所述感光传感器1200的正极，所述第二电极22为所述感光传感器1200的负极。

在本实施例中，所述存储电容1100、所述开关薄膜晶体管1300以及感光传感器120通过所述透明电极层70相连接。

在本实施例中，所述阵列基板还包括与所述基板10相对设置的保护盖板100；所述保护盖板100面向所述基板10的一侧设有遮光层80，所述基板10面向所述保护盖板110的一侧设有隔垫物90。

所述遮光层80与所述开关薄膜晶体管1300相对应，且所述第三电极23在所述基板10上的投影位于所述遮光层80内；所述遮光层80在所述基板10上的投影与所述第二电极22不重叠。

所述隔垫物90支撑所述基板10和所述保护盖板110，所述隔垫物90在所述基板10上的投影与各个膜层之间不重叠。

本申请通过将阵列基板中的感光传感器1200采用感光二极管结构，所述感光二极管结构中的半导体结构包括第二n型重掺杂非晶硅层421、第二非晶硅层422以及p型重掺杂非晶硅层423，能够在大尺寸设备上实现光传感器集成、提高设备灵敏度以及降低制造成本的效果。

实施例二

请参阅图3，本申请实施例所提供的阵列基板的制备方法的步骤流程图。

在本实施例中，所述阵列基板的制备方法包括：

步骤s10：在基板10上制备第一金属层，对所述第一金属层图案化处理，形成第一电极层，所述第一电极层包括间隔设置的第一电极21、第二电极22以及第三电极23,如图4a所示。

在本实施例中，所述第一电极层厚度的范围为500a-10000a，本实施例对此不做限制。

在本实施例中，所述步骤s10包括以下步骤：

步骤s11：提供一基板10，所述基板10包括但不限于玻璃基板和柔性衬底。

进一步的，在本实施例中，所述基板10为柔性透明的pi基板，主要为聚醯亚胺，pi材料可以有效的提高透光率。

步骤s12：在所述基板10上沉积第一金属层，所述第一金属层的材料包括但不限于铝、钼、钛、铜及其合金等金属，沉积所述第一金属层的方法包括但不限于物理气相沉积法。

步骤s13：在所述第一金属层上沉积第一金属阻挡层，所述第一金属阻挡层的材料包括但不限于钼、钛以及钼钛合金等金属，所述第一金属阻挡层的厚度的范围为50a-1000a，本实施例对此不做限制。

步骤s14：通过一掩膜版对所述第一金属层和所述第一金属阻挡层进行图案化处理，所述第一金属层形成位于所述基板10上间隔设置的第一电极21、第二电极22以及第三电极23，所述第一金属阻挡形成位于所述第一电极21上的第一子阻挡层、位于所述第二电极22上的第二子阻挡层以及位于所述第三电极23上的第三子阻挡层。

需要说明的是，在本实施例中所述第一金属层和所述第一金属阻挡层也可以同时沉积在所述基板10上，本实施例将所述第一金属层和所述第一金属阻挡层分开沉积仅用于举例说明，本实施例对此不做限制。

步骤s20：在所述第一电极层上制备栅极绝缘层30、第一半导体层41以及第二金属层；对所述第二金属层和所述第一半导体层41图案化处理，形成第二电极层，所述第二电极层包括第四电极51、漏极52以及源极53；所述第四电极51位于所述第一电极21上方，所述漏极52和所述源极53位于所述第三电极23两个相对的边缘区域上方，如图4b所示。

在本实施例中，所述步骤s20包括以下步骤：

步骤s21：在所述第一电极层上制备栅极绝缘层30，所述栅极绝缘层30完全覆盖所述第一电极21、所述第二电极22以及所述第三电极23，所述栅极绝缘层30的制备方法包括但不限于化学气相沉积法。

步骤s22：在所述绝缘层30上制备第一半导体层41，所述第一半导体层41包括依次制备于所述栅极绝缘层30上的第一非晶硅层411和第一n型重掺杂非晶硅层412，所述第一半导体层41的制备方法包括但不限于化学气相沉积法。

步骤s23：在所述绝缘层30和所述第一半导体层41上方沉积第二金属层，所述第二金属层的材料包括但不限于铝、钼、钛、铜及其合金等金属，沉积所述第二金属层的方法包括但不限于物理气相沉积法。

在本实施例中，所述步骤s23包括在所述第二金属层上沉积第二金属阻挡层，所述第二金属阻挡层的材料包括但不限于钼、钛以及钼钛合金等金属，所述第二金属阻挡层的厚度的范围为50a-1000a，本实施例对此不做限制。

步骤s24：通过一掩膜板对所述第二金属层和所述第一半导体层41图案化处理，形成第二电极层，所述第二电极层包括第四电极51、漏极52以及源极53。

在本实施例中，所述第一电极层厚度的范围为500a-10000a，图案化后的所述第一半导体层41位于所述第一电极21和所述第三电极23上方。

在本实施例中，所述步骤s24包括通过一掩膜版对所述第二金属层、所述第二金属阻挡层以及所述第一半导体层41进行图案化处理，所述第二金属层形成间隔设置第四电极51、漏极52以及源极53，所述第二金属阻挡形成位于所述第四电极51上的第四子阻挡层、位于所述漏极52上的第五子阻挡层以及位于所述源极53上的第六子阻挡层。

需要说明的是，在本实施例中所述第二金属层和所述第二金属阻挡层也可以同时沉积在所述基板上，本实施例将所述第二金属层和所述第二金属阻挡层分开沉积仅用于举例说明，本实施例对此不做限制。

在本实施例中，图案化的第一半导体层41位于所述第一电极21以及所述第三电极23上方。

步骤s30：在所述栅极绝缘层30、所述第四电极51、所述漏极52以及所述源极53上制备第一绝缘层61；对所述第一绝缘层61和所述栅极绝缘层30图案化处理，形成将所述第二电极22部分暴露的开孔，如图4c所示。

在本实施例中，所述第一绝缘层61沉积的方法包括但不限于化学气相沉积。

步骤s40：在所述第二电极22暴露的部分上制备第二半导体层42，如图4d所示。

在本实施例中，所述第二半导体层42的制备方法包括但不限于化学气相沉积法，所采用的工艺气体包括但不限于磷化氢、硅烷、氢气、氮气、氩气以及氦气。

在本实施例中，所述步骤s40包括在所述第二电极22暴露的部分上依次制备第二n型重掺杂非晶硅层421、第二非晶硅层422以及p型重掺杂非晶硅层423。

所述第二半导体层42包括依次层叠设置的第二n型重掺杂非晶硅层421、第二非晶硅层422以及p型重掺杂非晶硅层423。

步骤s50：在所述第一绝缘层61和所述第二半导体层42上制备第二绝缘层62；对所述第二绝缘层62、所述第一绝缘层61以及所述栅极绝缘层30图案化处理，形成位于所述第一电极22上的过孔、位于所述第二电极23上的过孔、位于所述漏极52上的过孔以及将所述第二半导体层42部分暴露的开孔，如图4e所示。

本实施例中，所述步骤s50包括以下步骤：

步骤s51：在所述第一绝缘层61和所述第二半导体层42上制备第二绝缘层62，所述第二绝缘层62的制备方法包括但不限于化学气相沉积法。

步骤s52：通过一掩模版对所述第二绝缘层62、所述第一绝缘层61以及所述栅极绝缘层30图案化处理，形成位于所述第一电极22上的过孔、位于所述第二电极23上的过孔、位于所述漏极52上的过孔以及将所述第二半导体层42部分暴露的开孔。

步骤s60：在所述第二绝缘层62和所述第二半导体层42上制备透明电极层70；对所述透明电极层70图案化处理，形成第一透明电极71和第二透明电极72；所述第一透明电极71通过所述第一电极21上的过孔与所述第一电极21相连接，所述第二透明电极72通过所述第二电极22上的过孔与所述第二电极22相连接，及通过所述漏极52上的过孔与所述漏极52相连接，如图4f所示。

在本实施例中，所述透明电极层70沉积的方法包括但不限于物理气相沉积，所述透明电极层80的材料包括但不限于铟锡氧化物和铟锌氧化物。

在本实施例中，所述阵列基板的制备方法还包括：

步骤s70：在所述基板10上形成隔垫物90，所述隔垫物90在所述基板10上的投影与各个膜层之间不重叠。

步骤s80：在所述隔垫物90远离所述基板10的一侧形成保护盖板100，所述隔垫物90支撑所述基板10和所述保护盖板110。

在本实施例中，所述保护盖板100面向所述基板10的一侧设有遮光层80，所述第三电极23在所述基板10上的投影位于所述遮光层80内。

所述遮光层80位于所述保护盖板100和所述基板10之间，所述遮光层80位于所述第三电极23上方，所述遮光层80在所述基板10上的投影与所述第二电极22不重叠。

请结合图1，在本实施例中，所述阵列基板包括设置在所述基板10上的感光单元，所述感光单元包括存储电容1100、开关薄膜晶体管1300、及位于所述存储电容1100和所述开关薄膜晶体管1300之间的感光传感器1200。

其中，所述存储电容1100包括层叠设置的所述第一电极21、所述第一半导体层41以及所述第四电极51；所述开关薄膜晶体管1300包括所述第三电极23、所述第一半导体层41、所述漏极52和所述源极53，所述遮光层80对应所述开关薄膜晶体管1300设置；所述感光传感器1200包括层叠设置的所述第二电极22、所述第二半导体层42以及所述第一透明电极71。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种阵列基板及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。