1.一种阵列基板，其特征在于，包括：
基板；
感光单元，设置于所述基板上，所述感光单元包括存储电容、开关薄膜晶体管以及位于所述存储电容和所述开关薄膜晶体管之间的感光传感器；
其中，所述感光传感器为感光二极管结构，所述感光二极管结构中的半导体结构包括层叠设置的n型重掺杂非晶硅层、非晶硅层以及p型重掺杂非晶硅层。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
第一电极层，设置于所述基板上，所述第一电极层包括间隔设置的第一电极、第二电极以及第三电极；
栅极绝缘层，设置于所述第一电极层上方；
半导体层，设置于所述栅极绝缘层上方，所述半导体层包括第一半导体层和第二半导体层；所述第一半导体层设置于所述第一电极和所述第三电极上方；所述第二半导体层设置于所述第二电极上方；
第二电极层，设置于所述第一半导体层上方，所述第二电极层包括第四电极、漏极以及源极；所述第四电极位于所述第一电极上方；所述漏极和所述源极位于所述第三电极两个相对的边缘区域上方；
绝缘层，设置于所述半导体层上方；以及
透明电极层，设置于所述绝缘层上方，所述透明电极层包括第一透明电极和第二透明电极；所述第一透明电极与所述第一电极相连接；所述第二透明电极与所述第二电极以及所述漏极相连接。
3.如权利要求2所述的阵列基板，其特征在于，所述感光传感器包括层叠设置的所述第二电极、所述第二半导体层以及所述第一透明电极；其中，所述第二半导体层为多层结构，包括层叠设置的n型重掺杂非晶硅层、非晶硅层以及p型重掺杂非晶硅层。
4.如权利要求2所述的阵列基板，其特征在于，所述存储电容包括层叠设置的所述第一电极、所述第一半导体层以及所述第四电极；其中，所述第一半导体层为多层结构，包括层叠设置的非晶硅层和n型重掺杂非晶硅层。
5.如权利要求2所述的阵列基板，其特征在于，所述开关薄膜晶体管包括所述第三电极、所述第一半导体层、所述漏极和所述源极。
6.如权利要求5所述的阵列基板，其特征在于，所述开关薄膜晶体管的第三电极接入扫描信号，源极接入读出信号，漏极接入所述感光传感器的第二电极和所述存储电容的第四电极；
所述存储电容的第一电极接入低电位电源和所述感光传感器的第一透明电极，所述存储电容的第四电极接入所述开关薄膜晶体管的漏极和所述感光传感器的第二电极。
7.如权利要求2所述的阵列基板，其特征在于，所述栅极绝缘层和所述绝缘层上开设有将所述第二电极部分暴露的开孔，所述第二半导体层通过所述开孔与所述第二电极相接触。
8.如权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括位于所述第一电极层上方的第一阻挡层，所述第一阻挡层包括位于所述第一电极上方的第一子阻挡层、位于所述第二电极上方的第二子阻挡层以及位于所述第三电极上方的第三子阻挡层。
9.一种阵列基板的制备方法，其特征在于，所述制备方法包括：
步骤s10：在基板上形成第一金属层，对所述第一金属层图案化处理，形成第一电极层，所述第一电极层包括间隔设置的第一电极、第二电极以及第三电极；
步骤s20：在所述第一电极层上制备栅极绝缘层、第一半导体层以及第二金属层；对所述第二金属层和所述第一半导体层图案化处理，形成第二电极层，所述第二电极层包括第四电极、漏极以及源极；所述第四电极位于所述第一电极上方，所述漏极和所述源极位于所述第三电极两个相对的边缘区域上方；
步骤s30：在所述栅极绝缘层、所述第四电极、所述漏极以及所述源极上制备第一绝缘层；对所述第一绝缘层和所述栅极绝缘层图案化处理，形成将所述第二电极部分暴露的开孔；
步骤s40：在所述第二电极暴露的部分上制备第二半导体层；
步骤s50：在所述第一绝缘层和所述第二半导体层上形成第二绝缘层，对所述第二绝缘层、所述第一绝缘层以及所述栅极绝缘层图案化处理，形成位于所述第一电极上的过孔、位于所述第二电极上的过孔、位于所述漏极上的过孔以及将所述第二半导体层部分暴露的开孔；
步骤s60：在所述第二绝缘层和所述第二半导体层上形成透明电极层，对所述透明电极层图案化处理，形成第一透明电极和第二透明电极；所述第一透明电极通过所述第一电极上的过孔与所述第一电极相连接；所述第二透明电极通过所述第二电极上的过孔与所述第二电极相连接，及通过所述漏极上的过孔与所述漏极相连接。
10.如权利要求9所述的制备方法，其特征在于，所述步骤s40包括在所述第二电极暴露的部分上依次制备n型重掺杂非晶硅层、非晶硅层以及p型重掺杂非晶硅层。