一种半导体器件的制造方法与流程

本发明涉及半导体技术领域，特别涉及一种半导体器件的制造方法。

背景技术：

在驱动集成电路中，通常将耐压能力不同的晶体管在同一衬底上形成，例如将中压晶体管和低压晶体管在同一衬底上形成。不论中压晶体管还是低压晶体管，先将其中之一在衬底上形成，再将另一个在同一衬底上形成。通过分别处理形成形成中压晶体管或低压晶体管时，由于制造工艺多，导致效率低且成本高。

技术实现要素：

鉴于上述现有技术的缺陷，本发明提出一种半导体器件的制造方法，以简化半导体器件的制程。

为实现上述目的及其他目的，本发明提出一种半导体器件的制造方法，包括：

提供一半导体衬底；所述半导体衬底至少包括中压区域，所述中压区域包括第一中压区和第二中压区，所述第一中压区和所述第二中压区通过隔离结构隔开；

形成栅极结构于所述第一中压区和所述第二中压区上；

形成侧墙结构于所述栅极结构的两侧；

形成光阻层于所述半导体衬底上，所述光阻层包括至少一开口，所述开口暴露所述第一中压区或所述第二中压区，其中，所述开口的宽度为第一宽度，所述开口的厚度为第一厚度；

进行离子掺杂步骤，以在所述第一中压区或所述第二中压区中形成源极和漏极，所述源极和所述漏极位于所述栅极结构的两侧；

对所述光阻层进行减薄处理，以使所述开口的宽度变为第二宽度，所述开口的厚度变为第二厚度，其中，所述第一宽度小于所述第二宽度，所述第一厚度大于所述第二厚度；

通过倾斜离子注入的方式在所述第一中压区或所述第二中压区内形成第一轻型掺杂区，所述第一轻型掺杂区位于所述栅极结构的两侧，且分别与所述源极和所述漏极接触。

进一步地，所述半导体衬底还包括低压区域，所述低压区域和所述中压区域通过所述隔离结构隔开，所述低压区域包括第一低压区和第二低压区，所述第一低压区和所述第二低压区通过所述隔离结构隔开。

进一步地，在形成栅极结构于所述第一低压区和所述第二低压区上之后，以及在形成侧墙结构于所述第一低压区和所述第二低压区上之前，还包括在所述第一低压区和所述第二低压区内形成第二轻型掺杂区，以及在所述第一低压区和所述第二低压区内至少形成第一口袋区和第二口袋区。

进一步地，所述第二口袋区位于所述第二轻型掺杂区的外侧，且与所述第二轻型掺杂区接触；所述第一口袋区分别与所述第二口袋区、所述第二轻型掺杂区接触。

进一步地，当所述光阻层同时暴露所述第一中压区和所述第一低压区时，通过所述离子掺杂步骤，以在所述第一中压区内形成所述源极和所述漏极，以及在所述第一低压区内形成所述源极和所述漏极。

进一步地，当所述光阻层同时暴露所述第二中压区和所述第二低压区时，通过所述离子掺杂步骤，以在所述第二中压区内形成所述源极和所述漏极，以及在所述第二低压区内形成所述源极和所述漏极。

进一步地，在对所述第一中压区进行倾斜离子注入的同时，对所述第一低压区进行倾斜离子注入；在对所述第二中压区进行倾斜离子注入的同时，对所述第二低压区进行倾斜离子注入。

进一步地，所述倾斜离子注入的角度在25°-50°。

进一步地，位于所述第一中压区内的所述第一轻型掺杂区的离子掺杂类型不同于位于所述第二中压区内的所述第一轻型掺杂区的离子掺杂类型。

进一步地，通过氧气等离子体对所述光阻层进行减薄处理。

综上所述，本发明提出一种半导体器件的制造方法，本发明在形成低压区域之后，然后再形成中压区域。在形成中压区域时，首先在第一中压区和第二中压区上形成栅极结构和侧墙结构，然后通过光阻层的开口暴露出第一中压区或第二中压区域，然后分别在第一中压区或第二中压区内形成源极和漏极，然后对光阻层进行减薄处理，使得开口的宽度变大，光阻层的厚度减小，然后进行倾斜离子注入，从而在第一中压区或第二中压区内形成第一轻型掺杂区。由于开口的宽度变大，光阻层的厚度减小，因此倾斜离子注入的角度变大，可以在形成侧墙结构之后的第一中压区或第二中压区内形成第一轻型掺杂区，因此可以改善光阻层对离子注入的阻挡效应，提高器件性能。同时，本发明在形成源极和漏极之后，不需要去除光阻层，因此可以省略一次光罩制程，从而简化工艺制程，降低成本。

附图说明

图1：本实施例提出的半导体器件的制造方法流程图。

图2：半导体衬底的结构示意图。

图3：栅极氧化层和多晶硅层在半导体衬底上的结构示意图。

图4：栅极结构在半导体衬底上的结构示意图。

图5：低压区域的第一阱区中形成第二轻型掺杂区，第一口袋区和第二口袋区在半导体衬底上的结构示意图。

图6：低压区域的第二阱区中形成第二轻型掺杂区，第一口袋区和第二口袋区在半导体衬底上的结构示意图。

图7：侧墙介质层在半导体衬底上的结构图。

图8：侧墙结构在半导体衬底上的结构图。

图9：第一阱区形成源极和漏极在半导体衬底上的结构图。

图10：光阻层减薄后在半导体衬底上的结构图。

图11：第一轻型掺杂区在半导体衬底上的结构图。

图12：第二阱区形成源极和漏极在半导体衬底上的结构图。

图13：光阻层减薄后在半导体衬底上的结构图。

图14：本实施例提出的半导体器件的结构图。

符号说明

101：半导体衬底；102：浅沟槽隔离结构；103：第一阱区；104：第二阱区；105：栅极氧化层；105a：栅极介质层；106：多晶硅层；106a：栅电极层；107：栅极结构；108：光阻层；1081：第一开口；1082：第二开口；109：第二轻型掺杂区；110：第一口袋区；111：第二口袋区；112：侧墙介质层；112a：侧墙结构；113：源极；114：漏极：115第一轻型掺杂区。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1所示，本实施例提出一种半导体器件的制造方法，包括：

s1：提供一半导体衬底，所述半导体衬底内通过浅沟槽隔离结构隔离出间隔排列的第一阱区和第二阱区，并定义出中压区域和低压区域；

s2：形成栅极结构于所述第一阱区和所述第二阱区上；

s3：在所述低压区域内形成第二轻型掺杂区，第一口袋区和第二口袋区；

s4：形成侧墙结构于所述第一阱区和所述第二阱区上；

s5：在所述中压区域和所述低压区域上形成光阻层，以在所述中压区域和所述低压区域内形成源极和漏极；

s6：对光阻层进行减薄处理，在所述中压区域内形成第一轻型掺杂区。

如图2所示，在步骤s1中，首先提供一半导体衬底101，然后在半导体衬底101内形成多个浅沟槽隔离结构102，浅沟槽隔离结构102在半导体衬底101内隔离出多个间隔排列的有源区，然后对有源区进行离子掺杂，以在半导体衬底101内形成多个第一阱区103和多个第二阱区104。

如图2所示，在本实施例中，半导体衬底101的材料可以包括但不仅限于单晶或多晶半导体材料，半导体衬底101还可以包括本征单晶硅衬底或掺杂的硅衬底；半导体衬底101包括第一掺杂类型的衬底，所述第一掺杂类型可以为p型，也可以为n型，本实施例中仅以所述第一掺杂类型为p型作为示例，即本实施例中，所述半导体衬底101仅以p型衬底作为示例。

如图2所示，在本实施例中，浅沟槽隔离结构102可以通过在所述半导体衬底101内形成沟槽（未示出）后，再在所述沟槽内填充隔离材料层而形成。所述浅沟槽隔离结构102的材料可以包括氮化硅、氧化硅或氮氧化硅等。本实施例中，所述浅沟槽隔离结构102的材料包括氧化硅。浅沟槽隔离结构102纵截面的形状可以根据实际需要进行设定，图2中以所述浅沟槽隔离结构102纵截面的形状包括倒梯形作为示例。当然，在一些实施例中，所述浅沟槽隔离结构11纵截面的形状还可以为u形等等。

如图2所示，在本实施例中，通过浅沟槽隔离结构102形成有源区之后，然后对有源区进行不同类型的离子掺杂，以形成第一阱区103和第二阱区104。在本实施例中，例如采用p型离子掺杂有源区形成第一阱区103，第一阱区103例如为p型阱区，即用于形成nmos管。例如采用n型离子掺杂有源区形成第二阱区104，第二阱区104例如为n型阱区，即用于形成pmos管。在本实施例中，将左侧的第一阱区103和第二阱区104定义为中压区域，将右侧的第一阱区103和第二阱区104定义为低压区域；也就是中压区域和低压区域通过浅沟槽隔离结构102隔开。当定义出中压区域和低压区域后，中压区域内的第一阱区103还可以定义为第一中压区，中压区域内的第二阱区104还可以定义为第二中压区；低压区域内的第一阱区103还可以定义为第一低压区，低压区域内的第二阱区104还可以定义为第二低压区。当然，在一些实施例中，还可以在半导体衬底101内定义出高压区域，也就是半导体衬底101包括高压区域，中压区域和低压区域。

需要说明的是，所述高压区域也可以称为高压晶体管区域，中压区域也可以称为中压晶体管区域，低压区域也可以称为低压晶体管区域。

需要说明的是，第一阱区103和第二阱区104可以平行间隔排列，也可以根据实际需要任意排列。

如图3所示，在步骤s2中，首先在半导体衬底101上形成栅极氧化层105和多晶硅层106，栅极氧化层105覆盖第一阱区103和第二阱区104，多晶硅层106覆盖栅极氧化层105。所述栅极氧化层105的材料可以包括但不仅限于氧化硅或氮氧化硅。栅极氧化层105可经由炉管氧化工艺，化学气相沉积工艺，旋转式玻璃法工艺或者其他合适的方法形成。栅极氧化层105的厚度可以介于3-10nm之间，栅极氧化层105的厚度也可以根据实际需要进行设定。在本实施例中，多晶硅层106可以为第二掺杂类型的多晶硅层，即多晶硅层106的掺杂类型与半导体衬底101的掺杂类型不同；所述第二掺杂类型可以为p型，也可以为n型，当所述第一掺杂类型为p型时，所述第二掺杂类型为n型，当所述第一掺杂类型为n型时，所述第二掺杂类型为p型。多晶硅层106的厚度可以介于300-400nm之间，所述多晶硅层106的厚度可以根据实际需要进行设定。

如图3-图4所示，在形成多晶硅层106之后，首先在多晶硅层106上光刻胶，然后对光刻胶进行曝光，显影；暴露出需要刻蚀的多晶硅层106，然后通过干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺与湿法刻蚀工艺相结合来刻蚀多晶硅层106；例如采用干法刻蚀工艺依次各向异性刻蚀多晶硅层106，形成栅电极层106a。在本实施例中，栅极氧化层105可以作为多晶硅层106的刻蚀停止层。在形成栅电极层106a之后，还需要再形成新的光刻胶，然后对光刻胶进行曝光，显影；暴露出需要刻蚀的栅极氧化层105，然后通过干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺与湿法刻蚀工艺相结合来刻蚀栅极氧化层105；例如采用干法刻蚀工艺依次各向异性刻蚀栅极氧化层105，形成栅极介质层105a。

如图4所示，在本实施例中，栅极介质层105a位于第一阱区103和第二阱区104上，栅电极层106a位于第一阱区103和第二阱区104上，且栅电极层106a位于栅极介质层105a上。栅极介质层105a的宽度等于栅电极层106a的宽度，栅电极层106a的厚度大于栅极介质层105a的厚度。本实施例将栅极介质层105a和栅电极层106a定义栅极结构107。从图4中可以看出，栅极结构107位于第一阱区103和第二阱区104上，也就是栅极结构107可以间隔平行排列。

如图5所示，在步骤s3中，在形成栅极结构107之后，首先在半导体衬底101上形成光阻层108，然后对光阻层108进行曝光，显影；以形成至少一个开口，所述开口暴露出低压区域内的第一阱区103，同时也暴露出位于第一阱区103上的栅极结构107。然后根据所述开口向第一阱区103内进行离子掺杂，以在第一阱区103内形成第二轻型掺杂区109，第二轻型掺杂区109位于栅极结构107的两侧，第二轻型掺杂区109的离子掺杂类型与第一阱区103的离子掺杂类型不同，所述第二轻型掺杂区109的离子掺杂类型例如为n型，例如为p。

如图5所示，在本实施例中，第二轻型掺杂区109位于栅极结构107的两侧，且与栅极结构107相邻。在形成第二轻掺杂区109之后，再次进行离子掺杂，以在低压区域的第一阱区103内形成第一口袋区110和第二口袋区111。第一口袋区110和第二口袋区111的离子掺杂类型与第二轻型掺杂区109的离子掺杂类型不同，第一口袋区110和第二口袋区111的掺杂离子例如为b，第一口袋区110和第二口袋区111的离子掺杂类型可以和第一阱区103的离子掺杂类型相同。在本实施例中，第一口袋区110位于栅极结构107的两侧，第一口袋区110与第二轻型掺杂区109接触，第一口袋区110可以位于第二轻型掺杂区109的中部位置。第二口袋区111位于栅极结构107的两侧，且第二口袋区111位于第二轻型掺杂区109的外侧。第二口袋区111的上半部分位于栅极结构107的下方，且与第二轻型掺杂区109，栅极结构107接触。第二口袋区111的下半部分与第二轻型掺杂区109，第一口袋区110接触。在本实施例中，第一口袋区110可以起到防止第二轻型掺杂区109连接的作用，也就是起到防止漏电的作用。本实施例例如采用倾斜离子注入的方式形成第二轻型掺杂区109，第一口袋区110和第二口袋区111。图5中的箭头表示离子注入的方向。

如图5-图6所示，在本实施例中，当在低压区域的第一阱区103内形成第二轻型掺杂区109，第一口袋区110和第二口袋区111之后，移除光阻层108之后，然后在半导体衬底101上形成另一光阻层108，然后对光阻层108进行曝光，显影；以形成至少一个开口，所述开口暴露出低压区域内的第二阱区104，同时也暴露出位于第二阱区104上的栅极结构107。然后根据所述开口向第二阱区104内进行离子掺杂，以在第二阱区104内形成第二轻型掺杂区109，第二轻型掺杂区109位于栅极结构107的两侧，第二轻型掺杂区109的离子掺杂类型与第二阱区104的离子掺杂类型不同，所述第二轻型掺杂区109的离子掺杂类型例如为p型，例如为b。需要说明的是，位于第一阱区103内的第二轻型掺杂区109的离子掺杂类型与位于第二阱区104内的第二轻型掺杂区109的离子掺杂类型不同。图6中的箭头表示离子注入的方向。

如图6所示，在本实施例中，第二轻型掺杂区109位于栅极结构107的两侧，且与栅极结构107相邻。在形成第二轻掺杂区109之后，再次进行离子掺杂，以在低压区域内的第二阱区104内形成第一口袋区110和第二口袋区111。第一口袋区110和第二口袋区111的离子掺杂类型与第二轻型掺杂区109的离子掺杂类型不同，第一口袋区110和第二口袋区111的掺杂离子例如为p，第一口袋区110和第二口袋区111的离子掺杂类型可以和第二阱区104的离子掺杂类型相同。在本实施例中，第一口袋区110位于栅极结构107的两侧，第一口袋区110与第二轻型掺杂区109接触，第一口袋区110可以位于第二轻型掺杂区109的中部位置。第二口袋区111位于栅极结构107的两侧，且第二口袋区111位于第二轻型掺杂区109的外侧。第二口袋区111的上半部分位于栅极结构107的下方，且与第二轻型掺杂区109，栅极结构107接触。第二口袋区111的下半部分与第二轻型掺杂区109，第一口袋区110接触。第一口袋区110和第二口袋区111接触。在本实施例中，第一口袋区110可以起到防止第二轻型掺杂区109连接的作用，也就是起到防止漏电的作用。本实施例例如采用倾斜离子注入的方式形成第二轻型掺杂区109，第一口袋区110和第二口袋区111。

如图6所示，在本实施例中，位于低压区域内的第一阱区103内的第二轻型掺杂区109的离子掺杂类型例如为n型，位于第一阱区103内的第一口袋区110，第二口袋区111的离子掺杂类型例如为p型。位于低压区域内的第二阱区104内的第二轻型掺杂区109的离子掺杂类型例如为p型，位于第二阱区104内的第一口袋区110，第二口袋区111的离子掺杂类型例如为n型。在第一阱区103和第二阱区104形成第二轻型掺杂区109，第一口袋区110和第二口袋区111之后，即基本形成低压区域。其中，第一阱区103例如为n型低压晶体管区，第二阱区104例如为p型低压晶体管区。

如图7-图8所示，在步骤s4中，首先在半导体衬底101上形成侧墙介质层112，侧墙介质层112覆盖栅极结构107。侧墙介质层112的材料可以包括但不仅限于氧化硅及氮化硅二者中的至少一种；所述侧墙介质层112的厚度可以根据实际需要进行设定，本实施例中，所述侧墙介质层112的厚度可以介于20nm-30nm之间。在形成侧墙介质层112之后，可以采用光刻-刻蚀工艺去除位于栅极结构107之间的侧墙介质层112，以及位于栅极结构107顶部的部分侧墙介质层112，保留位于栅极结构107两侧的侧墙介质层112，从而在栅极结构107的两侧形成侧墙结构112a。例如采用干法刻蚀工艺各向异性刻蚀所述侧墙介质层112，图7中竖直向下的箭头表示干法刻蚀过程中等离子体的方向。

如图8所示，在本实施例中，侧墙结构112a位于栅极结构107的两侧。侧墙结构112a的高度等于栅极结构107的高度，且侧墙结构112a的宽度从栅极结构107的顶部至底部逐渐增加。侧墙结构112a用于保护栅极结构107。在本实施例中，该侧墙结构112a的形状为圆弧状，在一些实施例中，侧墙结构112a的形状还可以为三角形状或l形状。当侧墙结构112a位于低压区域上时，侧墙结构112a还位于第二轻型掺杂区109上。

如图9所示，在步骤s5中，首先在半导体衬底101上形成光阻层108，然后对光阻层108进行曝光，显影；至少形成第一开口1081和第二开口1082。第一开口1081用于暴露中压区域的第一阱区103，第二开口1082用于暴露低压区域的第一阱区103。然后根据第一开口1081和第二开口1082，向第一阱区103内进行离子掺杂，以形成源极113和漏极114。在本实施例中，位于高压区域中第一阱区103内的源极113和漏极114的离子掺杂类型与位于低压区域中第一阱区103内的源极113和漏极114的离子掺杂类型相同，例如为n型。图9中的竖直箭头表示离子掺杂的方向。

如图9所示，在本实施例中，源极113和漏极114位于栅极结构107的两侧，源极113和漏极114均与侧墙结构112a相邻。源极113和漏极114还与浅沟槽隔离结构102接触。从图9中可以看出，当源极113和漏极114位于低压区域内时，源极113和漏极114分别与第二轻型掺杂区109接触。源极113和漏极114的离子掺杂类型与第二轻型掺杂区109的离子掺杂类型相同，源极113和漏极114的离子掺杂能量可以大于第二掺杂区109的离子掺杂能量。

如图9-图10所示，在步骤s6中，在形成源极113和漏极114之后，不需要移除光阻层108，而是对光阻层108进行减薄处理，从而可以节省一次光罩制程。本实施例例如通过氧气等离子体对光阻层108进行减薄处理。如图9所示，在减薄处理之前，所述第一开口1081的宽度为第一宽度，所述光阻层108的厚度为第一厚度，在减薄处理之后，所述第一开口1081的宽度变为第二宽度，第二宽度大于第一宽度，所述光阻层108的厚度变为第二厚度，第二厚度小于第一厚度。同理，第二开口1082的宽度也变大。由于第一开口1081的宽度增加，光阻层108的厚度减小，因此离子倾斜注入的角度可以增加，从而可以改善由于光阻层108的厚度和第一开口1081的宽度导致的离子倾斜注入角度较小的问题，也就是改善光阻层108对离子注入的阻挡效应。

如图11所示，在光阻层108减薄之后，通过第一开口1081向中压区域的第一阱区103内注入离子，形成第一轻型掺杂区115，第一轻型掺杂区115位于栅极结构107的两侧。第一轻型掺杂区115位于侧墙结构112a的下方，且第一轻型掺杂区115与源极113和漏极114接触。在本实施例中，位于中压区域的第一阱区103内的第一轻型掺杂区115的离子掺杂类型与位于低压区域的第一阱区103内的源极113和漏极114的离子掺杂类型相同。在本实施例中，由于栅极结构107的两侧包括侧墙结构112a，因此采用倾斜离子注入的方式形成第一轻型掺杂区115。同时由于第一开口1081的宽度增加，光阻层108的厚度降低，因此离子倾斜注入的角度增加，因此部分第一轻型掺杂区115可以位于侧墙结构112a的下方。在本实施例中，倾斜离子注入的角度可以在25°-50°，例如为30°-40°。同理，通过第二开口1082向低压区域中的第一阱区103内注入离子。

如图11所示，在本实施例中，由于光阻层108包括第一开口1081和第二开口1082，也就是同时暴露出中压区域的第一阱区103和低压区域的第一阱区103，因此当在中压区域的第一阱区103内掺杂离子时，同样向低压区域的第一阱区103内掺杂离子。由于低压区域的第一阱区103内包括第二口袋区111，因此可以防止掺杂离子穿过第二轻型掺杂区109，避免出现漏洞问题。

如图10-图11所示，在本实施例中，在形成光阻层108之后，首先进行源极113和漏极114的制造，然后对光阻层108进行减薄处理，然后在形成第一轻型掺杂区115。因此本发明可以节省一次光罩制程。

如图12所示，当在中压区域的第一阱区103内形成第一轻型掺杂区115之后，移除光阻层108，然后在半导体衬底101上形成另一光阻层108，然后对光阻层108进行曝光，显影；从而至少形成第一开口1081和第二开口1082。第一开口1081暴露出中压区域的第二阱区104，第二开口1082暴露出低压区域的第二阱区104。然后根据第一开口1081和第二开口1082，向第二阱区104内进行离子掺杂，以形成源极113和漏极114。在本实施例中，位于高压区域中第二阱区104内的源极113和漏极114的离子掺杂类型与位于低压区域中第二阱区104内的源极113和漏极114的离子掺杂类型相同，例如为p型。图12中的竖直箭头表示离子掺杂的方向。

如图12所示，在本实施例中，源极113和漏极114位于栅极结构107的两侧，源极113和漏极114均与侧墙结构112a相邻。源极113和漏极114还与浅沟槽隔离结构102接触。需要说明的是，位于低压区域内的源极113和漏极114均与第二轻型掺杂区109接触，且源极113和漏极114的离子掺杂类型与第二轻型掺杂区109的离子掺杂类型相同。

如图12-图13所示，在本实施例中，在形成源极113和漏极114之后，不需要移除光阻层108，而是对光阻层108进行减薄处理，从而可以节省一次光罩制程。本实施例例如通过氧气等离子体对光阻层108进行减薄处理。如图12所示，在减薄处理之前，所述第一开口1081的宽度为第一宽度，所述光阻层108的厚度为第一厚度，在减薄处理之后，所述第一开口1081的宽度变为第二宽度，第二宽度大于第一宽度，所述光阻层108的厚度变为第二厚度，第二厚度小于第一厚度。同理，第二开口1082的宽度也变大。由于第一开口1081的宽度增加，光阻层108的厚度减小，因此离子倾斜注入的角度可以增加，从而可以改善由于光阻层108的厚度和第一开口1081的宽度导致的离子倾斜注入角度较小的问题，也就是改善光阻层108对离子注入的阻挡效应。

如图13所示，在光阻层108减薄之后，通过第一开口1081向中压区域的第二阱区104内注入离子，形成第一轻型掺杂区115，第一轻型掺杂区115位于栅极结构107的两侧。第一轻掺杂区115位于侧墙结构112a的下方，且第一轻掺杂区115与源极113和漏极114接触。在本实施例中，位于中压区域的第二阱区104内的第一轻型掺杂区115的离子掺杂类型与位于低压区域的第二阱区104内的源极113和漏极114的离子掺杂类型相同。在本实施例中，由于栅极结构107的两侧包括侧墙结构112a，因此采用倾斜离子注入的方式形成第一轻型掺杂区115。同时由于第一开口1081的宽度增加，光阻层108的厚度降低，因此离子倾斜注入的角度增加，因此部分第一轻型掺杂区115可以位于侧墙结构112a的下方。在本实施例中，倾斜离子注入的角度可以在25°-50°，例如为30°-40°，例如为30°或35°。同理通过第二开口1082向低压区域的第二阱区104内注入离子。

如图13所示，在本实施例中，由于光阻层108包括第一开口1081和第二开口1082，也就是同时暴露出中压区域的第二阱区104和低压区域的第二阱区104，因此当在中压区域的第二阱区104内掺杂离子时，同样向低压区域的第二阱区104内掺杂离子。由于低压区域的第二阱区104内包括第二口袋区111，因此可以防止掺杂离子穿过第二轻型掺杂区109，避免出现漏洞问题。在成第一轻型掺杂区115之后，移除光阻层108，即形成中区区域和低压区域。

如图12-图13所示，在本实施例中，在形成光阻层108之后，首先进行源极113和漏极114的制造，然后对光阻层108进行减薄处理，然后在中压区域内形成第一轻型掺杂区115。因此本发明可以节省一次光罩制程。

如图14所示，本实施例还提出一种半导体器件，该半导体器件包括半导体衬底101，半导体衬底101内包括多个浅沟槽隔离结构102，浅沟槽隔离结构在半导体衬底101内隔离出间隔排列的第一阱区103和第二阱区104，第一阱区103和第二阱区104的离子掺杂类型不同，第一阱区103的离子掺杂类型例如为p型，第二阱区104的离子掺杂类型可以为n型。在本实施例中，左侧的第一阱区103可以为第一中压区，例如为n型中压晶体管区，左侧的第二阱区104可以为第二中压区，例如为p型中压晶体管区。第一中压区和第二中压区形成中压区域。右侧的第一阱区103可以为第一低压区，例如为n型低压晶体管区，右侧的第二阱区104可以为第二低压区，例如为p型低压晶体管区。第一低压区和第二低压区形成低压区域。

如图14所示，在半导体衬底101上还包括多个栅极结构107，栅极结构107分别位于第一阱区103和第二阱区104上。栅极结构107的两侧还包括侧墙结构112a。侧墙结构112a的高度等于或小于栅极结构107的高度，侧墙结构112a可以保护栅极结构107。

如图14所示，第一中压区内包括源极113和漏极114，源极113和漏极114位于栅极结构107的两侧，在第一中压区内还包括第一轻型掺杂区115，第一轻型掺杂区115位于栅极结构107的两侧，且源极113和漏极114与第一轻型掺杂区115接触。第一中压区内的源极113和漏极114的离子掺杂类型与第一轻型掺杂区115的离子掺杂类型相同，例如为n型。

如图14所示，第二中压区内包括源极113和漏极114，源极113和漏极114位于栅极结构107的两侧，在第二中压区内还包括第一轻型掺杂区115，第一轻型掺杂区115位于栅极结构107的两侧，且源极113和漏极114与第一轻型掺杂区115接触。第二中压区内的源极113和漏极114的离子掺杂类型与第一轻型掺杂区115的离子掺杂类型相同，例如为p型。第一中压区和第二中压区的结构相同，区别在于离子掺杂类型不同。在本实施例中，第一中压区内的漏极114靠近第二中压区的源极113。

如图14所示，第一低压区内包括源极113和漏极114，源极113和漏极114位于栅极结构107的两侧，在第一低压区内还包括第二轻型掺杂区109，第二轻型离子掺杂区109位于栅极结构107的两侧，且源极113和漏极114与第二轻型离子掺杂区109接触。第一低压区内的源极113和漏极114的离子掺杂类型与第二轻型离子掺杂区109的离子掺杂类型相同，例如为n型。

如图14所示，第一低压区内还包括第一口袋区110和第二口袋区111，第一口袋区110位于栅极结构107的两侧，第二口袋区111位于栅极结构107的两侧，第一口袋区110位于第二轻型掺杂区109的中部，第二轻型掺杂区109可以防止掺杂离子穿过，避免出现漏洞问题。第二口袋区111的上半部分位于栅极结构107的下方，且与栅极结构107接触。第二口袋区111的下半部分位于第二轻型掺杂区109的底部，第一口袋区110和第二口袋区111接触。第二口袋区111同样与第二轻型掺杂区109接触。在本实施例中，第一低压区需要进行两次倾斜的离子掺杂，通过第二口袋区111可以防止掺杂离子穿过第二轻型掺杂区109。在本实施例中，第一口袋区110和第二口袋区111的离子掺杂类型相同，但是与第二轻型掺杂区109的离子掺杂类型不同，例如为p型。

如图14所示，第二低压区内包括源极113和漏极114，源极113和漏极114位于栅极结构107的两侧，在第二低压区内还包括第二轻型掺杂区109，第二轻型离子掺杂区109位于栅极结构107的两侧，且源极113和漏极114与第二轻型离子掺杂区109接触。第二低压区内的源极113和漏极114的离子掺杂类型与第二轻型离子掺杂区109的离子掺杂类型相同，例如为p型。

如图14所示，第二低压区内还包括第一口袋区110和第二口袋区111，第一口袋区110位于栅极结构107的两侧，第二口袋区111位于栅极结构107的两侧，第一口袋区110位于第二轻型掺杂区109的中部，第二轻型掺杂区109可以防止掺杂离子穿过，避免出现漏洞问题。第二口袋区111的上半部分位于栅极结构107的下方，且与栅极结构107接触。第二口袋区111的下半部分位于第二轻型掺杂区109的底部。第二口袋区111同样与第二轻型掺杂区109接触，第一口袋区110与第二口袋区111接触。在本实施例中，第二低压区需要进行两次倾斜的离子掺杂，通过第二口袋区111可以防止掺杂离子穿过第二轻型掺杂区109。在本实施例中，第一口袋区110和第二口袋区111的离子掺杂类型相同，但是与第二轻型掺杂区109的离子掺杂类型不同，例如为n型。第一低压区和第二低压区的结构相同，区别在于离子掺杂类型不同。

如图14所示，本实施例中，该半导体器件可以应用于多种集成电路中，所述集成电路例如是存储器电路，如随机存取存储器，动态随机存取存储器，同步随机存取存储器，静态随机存取存储器或只读存储器等等。所述集成电路还可以是逻辑器件，如可编程逻辑阵列，专用集成电路，合并式逻辑集成电路，射频电路或任意其他电路器件。所述集成电路还可以用于例如用户电子产品，如个人计算机，便携式计算机，游戏机，蜂窝式电话，个人数字助理，摄像机，数码相机，手机等各种电子产品中。

综上所述，本发明提出一种半导体器件的制造方法，本发明在形成低压区域之后，然后再形成中压区域。在形成中压区域时，首先在第一中压区和第二中压区上形成栅极结构和侧墙结构，然后通过光阻层的开口暴露出第一中压区或第二中压区域，然后分别在第一中压区或第二中压区内形成源极和漏极，然后对光阻层进行减薄处理，使得开口的宽度变大，光阻层的厚度减小，然后进行倾斜离子注入，从而在第一中压区或第二中压区内形成第一轻型掺杂区。由于开口的宽度变大，光阻层的厚度减小，因此倾斜离子注入的角度变大，可以在形成侧墙结构之后的第一中压区或第二中压区内形成第一轻型掺杂区，因此可以改善光阻层对离子注入的阻挡效应，提高器件性能。同时，本发明在形成源极和漏极之后，不需要去除光阻层，因此可以省略一次光罩制程，从而简化工艺制程。

在整篇说明书中提到“一个实施例(oneembodiment)”、“实施例(anembodiment)”或“具体实施例(aspecificembodiment)”意指与结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中，并且不一定在所有实施例中。因而，在整篇说明书中不同地方的短语“在一个实施例中(inoneembodiment)”、“在实施例中(inanembodiment)”或“在具体实施例中(inaspecificembodiment)”的各个表象不一定是指相同的实施例。此外，本发明的任何具体实施例的特定特征、结构或特性可以按任何合适的方式与一个或多个其他实施例结合。应当理解本文所述和所示的发明实施例的其他变型和修改可能是根据本文教导的，并将被视作本发明精神和范围的一部分。

还应当理解还可以以更分离或更整合的方式实施附图所示元件中的一个或多个，或者甚至因为在某些情况下不能操作而被移除或因为可以根据特定应用是有用的而被提供。

另外，除非另外明确指明，附图中的任何标志箭头应当仅被视为示例性的，而并非限制。此外，除非另外指明，本文所用的术语“或”一般意在表示“和/或”。在术语因提供分离或组合能力是不清楚的而被预见的情况下，部件或步骤的组合也将视为已被指明。

如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“一个(a)”、“一个(an)”和“该(the)”包括复数参考物。同样，如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“在…中(in)”的意思包括“在…中(in)”和“在…上(on)”。

本发明所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本发明限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本发明的具体实施例和本发明的实例，但是正如本领域技术人员将认识和理解的，各种等效修改是可以在本发明的精神和范围内的。如所指出的，可以按照本发明所述实施例的上述描述来对本发明进行这些修改，并且这些修改将在本发明的精神和范围内。

本文已经在总体上将系统和方法描述为有助于理解本发明的细节。此外，已经给出了各种具体细节以提供本发明实施例的总体理解。然而，相关领域的技术人员将会认识到，本发明的实施例可以在没有一个或多个具体细节的情况下进行实践，或者利用其它装置、系统、配件、方法、组件、材料、部分等进行实践。在其它情况下，并未特别示出或详细描述公知结构、材料和/或操作以避免对本发明实施例的各方面造成混淆。

因而，尽管本发明在本文已参照其具体实施例进行描述，但是修改自由、各种改变和替换意在上述公开内，并且应当理解，在某些情况下，在未背离所提出发明的范围和精神的前提下，在没有对应使用其他特征的情况下将采用本发明的一些特征。因此，可以进行许多修改，以使特定环境或材料适应本发明的实质范围和精神。本发明并非意在限制到在下面权利要求书中使用的特定术语和/或作为设想用以执行本发明的最佳方式公开的具体实施例，但是本发明将包括落入所附权利要求书范围内的任何和所有实施例及等同物。因而，本发明的范围将只由所附的权利要求书进行确定。