技术特征：
1.一种降低浅沟槽隔离的高度差的方法，包含：提供基底，该基底包含核心电路区和周边电路区，该周边电路区包含p型晶体管区和n型晶体管区，垫氧化硅层覆盖该基底；形成第一浅沟槽隔离、第二浅沟槽隔离和第三浅沟槽隔离分别位于该周边电路区的该n型晶体管区、该核心电路区和该周边电路区的该p型晶体管区，其中该第一浅沟槽隔离、该第二浅沟槽隔离和该第三浅沟槽隔离埋入于该垫氧化硅层和该基底中，该第一浅沟槽隔离的上表面凸出于该基底的上表面一高度的距离、该第二浅沟槽隔离的上表面凸出于该基底的上表面该高度的距离、该第三浅沟槽隔离的上表面凸出于该基底的上表面该高度的距离；形成第一掩模覆盖该核心电路区和该n型晶体管区并且曝露出该第三浅沟槽隔离以及在该周边电路区内的该p型晶体管区；以该第一掩模为掩模，在曝露的该p型晶体管区注入n型掺质以形成n型阱区并且以该第一掩模为掩模移除部分该第三浅沟槽隔离使得部分该第三浅沟槽隔离凸出于该基底的上表面的距离小于该高度；移除该第一掩模；形成第二掩模覆盖该核心电路区和该p型晶体管区并且曝露出该第一浅沟槽隔离以及该周边电路区内的该n型晶体管区；以该第二掩模为掩模，在该周边电路区内的该n型晶体管区注入p型掺质以形成p型阱区并且以该第二掩模为掩模移除部分的该第一浅沟槽隔离使得部分该第一浅沟槽隔离凸出于该基底的上表面的距离小于该高度；移除该第二掩模；形成该p型阱区后和该n型阱区后，形成第一氧化硅层取代该垫氧化硅层；形成该第一氧化硅层后，形成第三掩模覆盖该周边电路区并且曝露出该第二浅沟槽隔离与位于该核心电路区内的该第一氧化硅层；以该第三掩模为掩模移除部分的该第二浅沟槽隔离并且完全移除该核心电路区内的该第一氧化硅层，其中移除部分的该第二浅沟槽隔离后使得部分该第二浅沟槽隔离凸出于该基底的上表面的距离小于该高度；以及移除该第三掩模。2.如权利要求1所述的降低浅沟槽隔离的高度差的方法，另包含：形成第二氧化硅层于该核心电路区。3.如权利要求2所述的降低浅沟槽隔离的高度差的方法，其中在形成该第二氧化硅层后，该第一浅沟槽隔离的上表面、该第二浅沟槽隔离的上表面、该第三浅沟槽隔离的上表面、该第二氧化硅层的上表面和该第一氧化硅层的上表面切齐。4.如权利要求2所述的降低浅沟槽隔离的高度差的方法，另包含形成多个第一栅极分别设置在该第一浅沟槽隔离、该第三浅沟槽隔离和该基底的核心电路区上以及形成多个第二栅极分别位于该p型阱区上和该n型阱区上；形成多个源极/漏极掺杂区各自位于各该第一栅极和各该第二栅极两侧的基底中；以及形成多个金属栅极分别取代各该第一栅极。
5.如权利要求1所述的降低浅沟槽隔离的高度差的方法，其中以该第一掩模为掩模，先形成该n型阱区后再移除部分该第三浅沟槽隔离。6.如权利要求1所述的降低浅沟槽隔离的高度差的方法，其中以该第二掩模为掩模，先形成该p型阱区后再移除部分该第一浅沟槽隔离。7.如权利要求1所述的降低浅沟槽隔离的高度差的方法，其中在形成该第一氧化硅层后，部分的该第三浅沟槽隔离的上表面和该第一氧化硅层切齐，部分的该第一浅沟槽隔离的上表面和该第一氧化硅层切齐。8.如权利要求1所述的降低浅沟槽隔离的高度差的方法，另包含：形成该第一浅沟槽隔离、该第二浅沟槽隔离和该第三浅沟槽隔离之前，形成垫氮化硅层覆盖该垫氧化硅层；形成该第一浅沟槽隔离、该第二浅沟槽隔离和该第三浅沟槽隔离埋入于该垫氮化硅层、该垫氧化硅层和该基底中；进行蚀刻制作工艺，移除部分该第一浅沟槽隔离、部分该第二浅沟槽隔离和该部分该第三浅沟槽隔离；以及在该蚀刻制作工艺后，移除该垫氮化硅层。
技术总结
本发明公开一种降低浅沟槽隔离的高度差的制作方法，其包含提供一基底包含一周边电路区，周边电路区包含一P型晶体管区和一N型晶体管区，一第一浅沟槽隔离和一第三浅沟槽隔离分别位N型晶体管区和P型晶体管区，然后形成一第一掩模覆盖N型晶体管区，之后以第一掩模为掩模，在P型晶体管区内形成一N型阱区并且以第一掩模为掩模移除部分第三浅沟槽隔离，接续移除第一掩模，然后形成一第二掩模覆盖P型晶体管区，接着以第二掩模为掩模，在周边电路区内的N型晶体管区形成一P型阱区并且以第二掩模为掩模移除部分的第一浅沟槽隔离，然后移除第二掩模。模。模。
技术研发人员：陈慧敏 顾颂 黄凯斌 谈文毅
受保护的技术使用者：联芯集成电路制造(厦门)有限公司
技术研发日：2020.11.03
技术公布日：2021/11/4