半导体器件及其制造方法与流程

发明构思涉及半导体器件和/或用于制造该半导体器件的方法。

背景技术：

作为用于增加半导体器件的密度的按比例缩小技术之一，已经提出了多栅晶体管，其中具有鳍形或纳米线形(或硅体)的多沟道有源图案形成在衬底上并且栅极形成在多沟道有源图案的表面上。

由于这种多栅晶体管利用三维沟道，因此可以按比例缩小。此外，即使不增加多栅晶体管的栅极长度，也可以提高电流控制能力。另外，可以有效地限制和/或抑制沟道区域的电势受漏极电压影响的sce(短沟道效应)。

另一方面，需要进行研究以防止随着半导体器件的节距尺寸减小而减小半导体器件中的接触之间的电容和电稳定性。

技术实现要素：

发明构思的方面提供了一种半导体器件，该半导体器件能够通过改善栅电极和栅极接触之间的对准来改善元件性能和可靠性。

发明构思的方面还提供了一种用于制造半导体器件的方法，该半导体器件能够通过改善栅电极与栅接接触之间的对准来改善元件性能和可靠性。

然而，发明构思的方面不限于以上阐述的那些。通过参考下面给出的发明构思的实施方式的描述，发明构思的以上和其他方面对于发明构思所属领域的普通技术人员将变得更加明显。

根据示例实施方式，半导体器件包括：衬底、在衬底上的栅极结构、以及在栅极结构中的栅极接触。栅极结构包括在第一方向上延伸的栅电极和在栅电极上的栅极覆盖图案。栅极接触连接到栅电极。栅电极包括沿着栅极接触和栅极覆盖图案之间的边界延伸的突起。

根据示例实施方式，一种半导体器件包括：衬底，包括有源区域和场区域，衬底在有源区域中包括多沟道有源图案，多沟道有源图案在第一方向上延伸；与多沟道有源图案交叉的栅极结构，栅极结构包括在第二方向上延伸的栅电极，栅电极包括包含内壁和外壁的突起，外壁沿着内壁的外围被限定；在栅极结构的至少一侧上并连接到多沟道有源图案的源极/漏极图案；在衬底的有源区域上并连接到栅电极的栅极接触，栅极接触的至少一部分在由栅电极的突起的内壁所限定的袋中；以及在衬底的有源区域上并连接到源极/漏极图案的源极/漏极接触。

根据示例实施方式，一种半导体器件包括：衬底；在衬底上彼此间隔开的多个纳米片，多个纳米片中的每个在第一方向上延伸；包括栅电极的栅极结构，栅电极包裹在衬底上的多个纳米片中的每个周围，栅电极在第二方向上延伸，栅电极包括在衬底的厚度方向上突出的突起，栅电极的突起包括第一侧壁和与第一侧壁相反并直接接合第一侧壁的第二侧壁，栅电极的突起的第一侧壁包括弯曲表面；连接到多个纳米片的源极/漏极图案，源极/漏极图案在栅极结构的至少一侧上；以及在栅极结构中并连接到栅电极的栅极接触，栅极接触与栅电极的突起的第一侧壁接触，栅电极的突起覆盖栅极接触的侧壁的至少一部分。

根据示例实施方式，一种制造半导体器件的方法包括：在衬底上形成预栅电极；在预栅电极中形成栅极接触孔；形成填充栅极接触孔的至少一部分的栅极接触；形成栅电极，形成栅电极包括使用栅极接触作为掩模使预栅电极的一部分凹入；以及在栅电极上形成栅极覆盖图案。

附图说明

以下通过描述附图，发明构思的实施方式的上述和其他方面以及特征将变得更加明显，其中：

图1是用于说明根据一些实施方式的半导体器件的示例布局图；

图2至图5分别是沿图1的线a-a、b-b、c-c和d-d截取的剖视图；

图6是用于说明图1的部分q中的栅电极的平面图；

图7a和图7b是沿图6的线e-e和f-f截取的示例剖视图；

图8是用于说明根据一些实施方式的半导体器件的图；

图9是用于说明根据一些实施方式的半导体器件的图；

图10是用于说明根据一些实施方式的半导体器件的图；

图11和图12是用于说明根据一些实施方式的半导体器件的图；

图13是用于说明根据一些实施方式的半导体器件的图；

图14a和图14b是用于说明根据一些实施方式的半导体器件的图；

图15是用于说明根据一些实施方式的半导体器件的图；

图16和图17是用于说明根据一些实施方式的半导体器件的图；

图18是用于说明根据一些实施方式的半导体器件的图；

图19是用于说明根据一些实施方式的半导体器件的图；

图20是用于说明根据一些实施方式的半导体器件的图；

图21a至图22是用于说明根据一些实施方式的半导体器件的图；

图23是用于说明根据一些实施方式的半导体器件的图。

图24是用于说明根据一些实施方式的半导体器件的示例布局图；

图25是用于说明根据一些实施方式的半导体器件的示例布局图；

图26至图31是用于说明根据一些实施方式的制造半导体器件的方法的中间阶段图；和

图32是用于说明根据一些实施方式的制造半导体器件的方法的中间阶段图。

具体实施方式

在根据一些实施方式的半导体器件的附图中，尽管包括具有鳍型图案形状的沟道区域的鳍型晶体管(finfet)和包括纳米线或纳米片的晶体管作为示例被示出，但是实施方式不限于此。发明构思的技术思想可以应用于平面晶体管。另外，发明构思的技术思想可以应用于基于二维材料的晶体管(基于2d材料的fet)及其异质结构。

另外，根据一些实施方式的半导体器件可以包括隧穿晶体管(隧穿fet)或三维(3d)晶体管。根据一些实施方式的半导体器件可以包括双极结型晶体管、横向双扩散晶体管(ldmos)等。

将参考图1至图7b说明根据一些实施方式的半导体器件。

图1是用于说明根据一些实施方式的半导体器件的示例布局图。图2至图5分别是沿图1的线a-a、b-b、c-c和d-d截取的剖视图。图6是用于说明图1的部分q的栅电极的平面图。图7a和图7b是沿图6的线e-e和f-f截取的示例剖视图。

为了便于说明，图1未示出布线结构210。作为参考，图7a和图7b仅示出栅电极120的一部分。

参考图1至图7b，根据一些实施方式的半导体器件可以包括至少一个或更多个第一有源图案af1、至少一个或更多个第二有源图案af2、至少一个或更多个栅极结构gs1、gs2和gs3、第一源极/漏极接触170、第二源极/漏极接触270以及栅极接触180。

衬底100可以包括第一有源区域rx1、第二有源区域rx2和场区域fx。场区域fx可以直接邻近第一有源区域rx1和第二有源区域rx2形成。场区域fx可以与第一有源区域rx1和第二有源区域rx2邻接。

第一有源区域rx1和第二有源区域rx2彼此间隔开。第一有源区域rx1和第二有源区域rx2可以被场区域fx分开。

换句话说，元件隔离膜可以围绕彼此间隔开的第一有源区域rx1和第二有源区域rx2的外围。此时，元件隔离膜的位于第一有源区域rx1与第二有源区域rx2之间的部分可以被定义为场区域fx。例如，其中形成可以作为半导体器件的示例的晶体管的沟道区域的部分可以是有源区域，并且划分形成在有源区域中的晶体管的沟道区域的部分可以是场区域。替代地，有源区域可以是其中形成有用作晶体管的沟道区域的鳍形图案或纳米片的部分，而场区域可以是其中没有形成用作沟道区域的鳍形图案或纳米片的区域。

如图4a至图5所示，场区域fx可以由深沟槽dt限定，但不限于深沟槽dt。本领域普通技术人员可以区分场区域与有源区域。

衬底100可以是硅衬底或绝缘体上硅(soi)。替代地，衬底100可以包括但不限于硅锗、绝缘体上硅锗(sgoi)、铟锑化物、铅碲化物、铟砷化物、铟磷化物、镓砷化物或镓锑化物。

第一有源图案af1可以形成在第一有源区域rx1中。第一有源图案af1可以从第一有源区域rx1的衬底100突出。第一有源图案af1可以在衬底100上沿着第一方向x延伸。第二有源图案af2可以形成在第二有源区域rx2中。第二有源图案af2的说明可以与第一有源图案af1的说明基本相同。

例如，第一有源图案af1可以是多沟道有源图案。在根据一些实施方式的半导体器件中，每个第一有源图案af1可以是例如鳍型图案。第一有源图案af1可以用作晶体管的沟道图案。虽然图4a至图5示出了其中三个第一有源图案af1和三个第二有源图案af2被示出的示例，但是其数量仅是为了便于解释，而不限于此。第一有源图案af1和第二有源图案af2可以分别是一个或更多个。

第一有源图案af1和第二有源图案af2中的每个可以是衬底100的一部分，并且可以包括从衬底100生长的外延层。第一有源图案af1和第二有源图案af2可以包括例如作为元素半导体材料的硅或锗。替代地，第一有源图案af1和第二有源图案af2中的每个可以包括化合物半导体，并且可以包括例如iv-iv族化合物半导体或iii-v族化合物半导体。

iv-iv族化合物半导体可以是例如包含碳(c)、硅(si)、锗(ge)和锡(sn)中的至少两种的二元化合物、三元化合物或通过用iv族元素掺杂这些元素而形成的化合物。

iii-v族化合物半导体可以是例如通过将作为iii族元素的铝(al)、镓(ga)和铟(in)中的至少一种与作为v族元素的磷(p)、砷(as)和锑(sb)之一结合形成的二元化合物、三元化合物或四元化合物中的一种。

作为示例，第一有源图案af1和第二有源图案af2可以包括相同的材料。作为另一示例，第一有源图案af1和第二有源图案af2可以包括彼此不同的材料。

场绝缘膜105可以形成在衬底100上。场绝缘膜105可以形成在第一有源区域rx1、第二有源区域rx2和场区域fx上方。场绝缘膜105可以填充深沟槽dt。

场绝缘膜105可以形成在第一有源图案af1的侧壁的一部分和第二有源图案af2的侧壁的一部分上。第一有源图案af1和第二有源图案af2中的每个可以从每个场绝缘膜105的上表面向上突出。场绝缘膜105可以包括例如氧化物膜、氮化物膜、氮氧化物膜或其组合。

栅极结构gs1、gs2和gs3可以在第二方向y上延伸得长。栅极结构gs1、gs2和gs3可以分别与第一有源图案af1和第二有源图案af2交叉。栅极结构gs1、gs2和gs3可以包括例如栅电极120、栅极绝缘膜130、栅极间隔物140和栅极覆盖图案145。

尽管栅极结构gs1、gs2和gs3被示出为分别设置在第一有源区域rx1和第二有源区域rx2上方，但这仅是为了便于解释，实施方式不限于此。换句话说，栅极结构gs1、gs2和gs3中的至少一个被分成两部分，并且可以设置在第一有源区域rx1和第二有源区域rx2上。

栅极结构gs1、gs2和gs3可以设置于在第一方向x上延伸的栅极切割图案160之间。栅极结构gs1、gs2和gs3可以连接到栅极切割图案160。

栅极切割图案160可以包括例如硅氮化物、硅氧化物、硅碳化物、硅碳氮化物、硅碳氧化物、硅氮氧化物和硅氧碳氮化物中的至少一种。尽管栅极切割图案160被示出为单层膜，但这仅是为了便于解释，实施方式不限于此。

栅电极120可以在第二方向y上延伸。栅电极120可以设置在第一有源图案af1和第二有源图案af2上。栅电极120可以与第一有源图案af1和第二有源图案af2交叉。

栅电极120可以包括主体120_b和突起120_p。栅电极的主体120_b可以在第二方向y上延伸。栅电极的主体120_b设置在第一有源图案af1和第二有源图案af2上，并且可以与第一有源图案af1和第二有源图案af2交叉。

栅电极的突起120_p可以在与第一方向x和第二方向y不同的方向上突出。栅电极的突起120_p可以在衬底100的厚度方向上突出。栅电极的突起120_p可以被限定在稍后描述的栅极接触180周围。栅电极的突起120_p在第二方向y上的宽度可以随着其远离衬底100而减小。下面将详细描述栅电极120和栅极接触180之间的关系。

栅电极120可以包括例如钛(ti)、钛化合物、钽(ta)和钽化合物中的至少一种。栅电极120可以包括例如钛氮化物(tin)、钽碳化物(tac)、钽氮化物(tan)、钛硅氮化物(tisin)、钽硅氮化物(tasin)、钽钛氮化物(tatin)、钛铝氮化物(tialn)、钽铝氮化物(taaln)、钛铝(tial)、钛铝碳氮化物(tialc-n)、钛铝碳化物(tialc)、钛碳化物(tic)、钽碳氮化物(tacn)、钛(ti)、钽(ta)及其组合中的至少一种。栅电极120可以包括导电金属氧化物、导电金属氮氧化物等，并且可以包括其中上述材料被氧化的形式。

尽管栅电极120被示为单层膜，但这仅是为了便于解释，并且不限于此。

栅极间隔物140可以设置在栅电极120的侧壁上。栅极间隔物140可以在第二方向y上延伸。

栅极间隔物140可以包括例如硅氮化物(sin)、硅氮氧化物(sion)、硅氧化物(sio2)、硅氧碳氮化物(siocn)、硅硼氮化物(sibn)、硅硼氮氧化物(siobn)、硅碳氧化物(sioc)及其组合中的至少一种。

栅极绝缘膜130可以形成在第一有源图案af1、第二有源图案af2和场绝缘膜105上。栅极绝缘膜130可以形成在栅电极120和栅极间隔物140之间。

栅极绝缘膜130可以沿着从场绝缘膜105向上突出的第一有源图案af1和第二有源图案af2的轮廓并且沿着场绝缘膜105的上表面形成。尽管没有示出，但是可以沿着从场绝缘膜105向上突出的第一有源图案af1和第二有源图案af2的轮廓进一步形成界面膜。栅极绝缘膜130可以形成在界面膜上。

在根据一些实施方式的半导体器件中，栅极绝缘膜130可以不沿着栅极切割图案160的侧壁延伸。也就是说，栅电极120可以与栅极切割图案160接触。

栅极绝缘膜130可以分别包括硅氧化物、硅氮氧化物、硅氮化物或具有比硅氧化物高的介电常数的高介电常数材料。高介电常数材料的示例可以包括硼氮化物、铪氧化物、铪硅氧化物、铪铝氧化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物或铌酸铅锌中的一种或更多种。

栅极覆盖图案145可以设置在栅电极120和栅极间隔物140上。栅极覆盖图案145可以设置在栅极间隔物140之间。

栅极覆盖图案145可以包括彼此相反的下表面145bs和上表面145us。栅极覆盖图案的下表面145bs可以面对衬底100。在根据一些实施方式的半导体器件中，栅极覆盖图案的上表面145us可以位于与栅极间隔物140的上表面相同的平面上。而且，栅极覆盖图案的上表面145us可以位于与栅极切割图案160的上表面相同的平面上。

栅极覆盖图案145可以包括例如硅氮化物(sin)、硅氮氧化物(sion)、硅氧化物(sio2)、硅碳氮化物(sicn)、硅氧碳氮化物(siocn)和其组合中的至少一种。

源极/漏极图案150可以形成在第一有源图案af1上。源极/漏极图案150可以位于衬底100上。源极/漏极图案150可以位于栅极结构gs1、gs2和gs3的至少一侧。

源极/漏极图案150可以包括外延图案。源极/漏极图案150可以被包括在使用第一有源图案af1作为沟道区域的晶体管的源极/漏极中。

源极/漏极图案150可以具有在第二方向y上延伸得长的形式。源极/漏极图案150可以连接到第一有源图案af1。例如，源极/漏极图案150可以连接到用作第一有源图案af1的沟道的沟道图案部分。

尽管分别形成在第一有源图案af1上的三个外延图案被示出为在源极/漏极图案150中被合并，但这仅是为了便于解释，并且不限于此。即，形成在各个第一有源图案af1上的外延图案可以彼此分离。或者，可以将两个相邻的外延膜合并，并且可以将其余的一个分离。

第一源极/漏极接触170可以设置在第一有源区域rx1上。第二源极/漏极接触270可以设置在第二有源区域rx2上。

第一源极/漏极接触170可以连接到形成在第一有源区域rx1中的源极/漏极图案150。尽管未示出，但是第二源极/漏极接触270可以连接到形成在第二有源区域rx2中的源极/漏极图案。

将使用设置在第一有源区域rx1上的第一源极/漏极接触170和第一栅极接触180提供以下说明。

第一源极/漏极接触170可以连接到源极/漏极图案150。第一源极/漏极接触170可以设置在源极/漏极图案150上。

硅化物膜155可以形成在第一源极/漏极接触170和源极/漏极图案150之间。尽管硅化物膜155被示出为沿着源极/漏极图案150与第一源极/漏极接触170之间的界面的轮廓形成，但实施方式不限于此。硅化物膜155可以包括例如金属硅化物材料。

第一源极/漏极接触170可以包括在第二方向y上延伸的第一下接触结构171以及在第一下接触结构171上的第一上接触结构172。第一上接触结构172可以从第一下接触结构171突出。第一上接触结构172直接连接到第一下接触结构171。

在根据一些实施方式的半导体器件中，第一下接触结构171在第二方向y上的宽度大于第一上接触结构172在第二方向y上的宽度。例如，在沿第二方向y截取的剖视图中，第一源极/漏极接触170可以具有旋转180度的“t”形。

然而，与图5中所示的情况不同，第一源极/漏极接触170在第二方向y上的宽度可以随着其远离衬底100而增加或恒定。

在根据一些实施方式的半导体器件中，第一源极/漏极接触170的上表面170us可以位于与栅极覆盖图案145的上表面145us相同的平面上。第一上接触结构172的上表面可以位于与栅极覆盖图案145的上表面145us相同的平面上。

第一源极/漏极接触170可以包括第一接触阻挡膜170a和在第一接触阻挡膜170a上的第一接触填充膜170b。第一接触阻挡膜170a可以包括例如钽(ta)、钽氮化物(tan)、钛(ti)、钛氮化物(tin)、钌(ru)、钴(co)、镍(ni)、镍硼(nib)、钨(w)、钨氮化物(wn)、钨碳氮化物(wcn)、锆(zr)、锆氮化物(zrn)、钒(v)、钒氮化物(vn)、铌(nb)、铌氮化物(nbn)、铂(pt)、铱(ir)、铑(rh)和二维(2d)材料中的至少一种。在根据一些实施方式的半导体器件中，所述二维材料可以是金属材料和/或半导体材料。所述二维材料(2d材料)可以包括二维同素异形体或二维化合物，并且可以包括例如但不限于石墨烯、二硫化钼(mos2)、二硒化钼(mose2)、二硒化钨(wse2)和硫化钨(ws2)。即，由于上述二维材料仅作为示例列出，因此本发明构思的半导体器件中可包括的二维材料不限于上述材料。第一接触填充膜170b可以包括例如铝(al)、钨(w)、钴(co)、钌(ru)、银(ag)、金(au)、锰(mn)和钼(mo)中的至少一种。

栅极接触180可以设置在第一有源区域rx1和/或第二有源区域rx2上。栅极接触180可以设置在与第一有源区域rx1和/或第二有源区域rx2完全重叠的位置。栅极接触180中的一个可以设置在第一有源区域rx1上，栅极接触180中的另一个可以设置在第二有源区域rx2上。

栅极接触180可以连接到栅极结构gs1、gs2和gs3。例如，栅极接触180连接到栅电极120。

栅极接触180可以设置在栅电极120上。栅极接触180与栅电极120接触。

栅极接触180可以设置在栅极结构gs1、gs2和gs3中。栅极结构gs1、gs2和gs3可以包括栅极接触孔180h。栅极接触180可以设置在栅极接触孔180h中。栅极接触180可以填充栅极接触孔180h的至少一部分。

栅极接触孔180h的至少一部分可以由栅电极120限定。例如，栅极接触孔180h的至少一部分可以由栅电极的突起120_p限定。

栅极接触孔180h可以由栅电极的突起120_p、栅极覆盖图案145和栅极间隔物140限定。也就是说，栅极接触孔180h的一部分可以由栅电极的突起120_p限定。栅极接触孔180h的其余部分可以由栅极覆盖图案145和栅极间隔物140限定。

栅电极的突起120_p可以覆盖栅极接触180的侧壁的至少一部分。在根据一些实施方式的半导体器件中，栅电极的突起120_p可以覆盖栅极接触180的侧壁的一部分。栅极接触180的侧壁的其余部分可以由栅极覆盖图案145和栅极间隔物140覆盖。

在图4a和图4b中，在根据一些实施方式的半导体器件中，栅电极120的一部分可以沿着衬底100的厚度方向插设在栅极接触180和栅极覆盖图案145之间。栅电极的突起120_p可以插设在栅极接触180和栅极覆盖图案145之间。栅电极的突起120_p可以沿着栅极接触180和栅极覆盖图案145之间的边界延伸。

在图4a和图4b中，栅极接触180的侧壁可以被栅电极的突起120_p和栅极覆盖图案145覆盖。栅极接触180可以包括下栅极接触181和上栅极接触182。栅电极的突起120_p可以覆盖下栅极接触181的侧壁。栅极覆盖图案145可以覆盖上栅极接触182的侧壁。

栅极接触的上表面180us可以不从栅极覆盖图案的上表面145us向上突出。在根据一些实施方式的半导体器件中，栅极接触的上表面180us可以位于与栅极覆盖图案的上表面145us相同的平面上。

栅极接触180可以包括栅极接触阻挡膜180a和在栅极接触阻挡膜180a上的栅极接触填充膜180b。栅极接触阻挡膜180a可以沿着栅极接触孔180h的轮廓延伸。栅极接触填充膜180b可以填充其中设置有栅极接触阻挡膜180a的栅极接触孔180h。

在图4a中，栅极接触阻挡膜180a可以延伸直到栅极覆盖图案的上表面145us。替代地，栅极接触阻挡膜180a可以延伸直到栅极接触填充膜180b的上表面。

在图4b中，栅极接触阻挡膜180a没有延伸直到栅极覆盖图案的上表面145us。如果栅极接触阻挡膜180a和栅电极120包括相同的材料，则当形成栅电极120时，栅极接触阻挡膜180a的至少一部分也可以被蚀刻。替代地，如果通过相同的蚀刻剂来蚀刻栅极接触阻挡膜180a和栅电极120，则当形成栅电极120时，栅极接触阻挡膜180a的一部分也可以被蚀刻。

在图2中，当通过蚀刻工艺形成栅电极120时，栅极间隔物140可以保护栅极接触阻挡膜180a不受蚀刻工艺的影响。因此，即使在图4b的情况下，栅极接触阻挡膜180a也可以延伸直到栅极接触填充膜180b的上表面。

栅极接触阻挡膜180a可以包括例如钽(ta)、钽氮化物(tan)、钛(ti)、钛氮化物(tin)、钌(ru)、钴(co)、镍(ni)、镍硼(nib)、钨(w)、钨氮化物(wn)、钨碳氮化物(wcn)、锆(zr)、锆氮化物(zrn)、钒(v)、钒氮化物(vn)、铌(nb)、铌氮化物(nbn)、铂(pt)、铱(ir)、铑(rh)和二维材料中的至少一种。栅极接触填充膜180b可以包括例如铝(al)、钨(w)、钴(co)、钌(ru)、银(ag)、金(au)、锰(mn)以及钼(mo)中的至少一种。在根据一些实施方式的半导体器件中，包括在栅极接触180的栅极接触填充膜180b中的材料的比电阻小于包括在栅电极120中的材料的比电阻。

在图2、图4a、图4b、以及图6至图7b中，栅电极的突起120_p可以包括彼此相反的内壁120_pis和外壁120_pos。可以沿着栅电极的突起120_p的内壁120_pis限定栅电极的突起120_p的外壁120_pos。

栅电极的突起120_p的内壁120_pis可以面对栅极接触180。栅电极的突起120_p的内壁120_pis可以与栅极接触180邻接。栅电极的突起120_p的内壁120_pis与栅极接触180接触。

栅电极的突起120_p的外壁120_pos可以面对栅极覆盖图案145和栅极间隔物140。栅电极的突起120_p的外壁120_pos可以与栅极覆盖图案145和栅极间隔物140邻接。

随着其远离衬底100，栅电极的突起120_p的外壁120_pos与栅电极的突起120_p的内壁120_pis之间的距离减小。栅电极的突起120_p的外壁120_pos可以直接接合栅电极的突起120_p的内壁120_pis。

栅电极的突起120_p的内壁120_pis可以包括弯曲表面。栅电极的突起120_p的外壁120_pos也可以包括但不限于弯曲表面。

栅电极的突起120_p的内壁120_pis可以限定栅极接触袋120pc。栅极接触袋120pc可以具有朝向衬底100的凸形形状。尽管栅极接触袋120pc的底表面被示出为平坦的，但这仅是为了便于解释，并且实施方式不限于此。即，栅极接触袋120pc可以完全由弯曲表面限定。栅极接触袋120pc可以是栅极接触孔180h的一部分。

栅极接触180可以设置在栅极接触袋120pc中。栅极接触180的一部分可以被栅电极的突起120_p的内壁120_pis围绕。

在根据一些实施方式的半导体器件中，栅电极的突起120_p的内壁120_pis的高度h11可以与栅电极的突起120_p的外壁120_pos的高度h12相同。在此，栅电极的突起120_p的内壁120_pis的高度h11可以是从栅极接触孔180h的最下部到栅电极的突起120_p的最上部的高度。栅电极的突起120_p的外壁120_pos的高度h12可以是从栅电极的主体120_b的上表面到栅电极的突起120_p的最上部的高度。

在图7a中，在与栅极覆盖图案145邻接的栅电极的突起120_p处，栅电极的突起120_p的内壁120_pis的高度为h11。在图7b中，在与栅极间隔物140邻接的栅电极的突起120_p处，栅电极的突起120_p的内壁120_pis的高度为h11e。

在图7a和图7b中，尽管与栅极覆盖图案145邻接的栅电极的突起120_p的内壁120_pis的高度h11被示出为大于与栅极间隔物140邻接的栅电极的突起120_p的内壁120_pis的高度h11e，但是实施方式不限于此。

由于栅电极的突起120_p覆盖栅极接触180的侧壁的至少一部分，因此栅电极120和栅极接触180之间的接触面积可以增加。和栅极接触的底表面与栅电极接触的情况相比，根据一些实施方式的半导体器件中的栅电极120和栅极接触180之间的接触电阻可以降低。

第一层间绝缘膜190可以形成在场绝缘膜105上。第一层间绝缘膜190可以围绕第一源极/漏极接触170以及栅极结构gs1、gs2和gs3。第一层间绝缘膜190的上表面可以位于与栅极结构gs1、gs2和gs3的上表面相同的平面上。第一源极/漏极接触170、第二源极/漏极接触270和栅极接触180不包括从第一层间绝缘膜190的上表面向上突出的部分。

第一层间绝缘膜190可以包括例如硅氧化物、硅氮化物、硅氮氧化物和低介电常数材料中的至少一种。低介电常数材料可以包括例如但不限于氟化硅酸四乙酯(fteos)、氢倍半硅氧烷(hsq)，双苯并环丁烯(bcb)、硅酸四甲酯(tmos)、八甲基环四硅氧烷(omcts)、六甲基二硅氧烷(hmds)、三甲基硅烷基硼酸酯(tmsb)、二乙酰氧基二叔丁氧基硅氧烷(diacetoxyditertiarybutoxysiloxane,dadbs)、三甲基硅烷基磷酸酯(tmsp)、聚四氟乙烯(ptfe)、tosz(东燃硅氮烷)、fsg(氟硅酸盐玻璃)、诸如聚环氧丙烷的聚酰亚胺纳米泡沫、cdo(碳掺杂硅氧化物)、osg(有机硅酸盐玻璃)、silk、非晶氟化碳、二氧化硅气凝胶、二氧化硅干凝胶、介孔二氧化硅或其组合。

第二层间绝缘膜195可以设置在第一层间绝缘膜190上。第二层间绝缘膜195可以包括例如硅氧化物、硅氮化物、硅氮氧化物和低介电常数材料中的至少一种。尽管未示出，但是蚀刻停止膜可以设置在第一层间绝缘膜190和第二层间绝缘膜195之间。

布线结构210可以设置在第二层间绝缘膜195中。布线结构210可以电连接到例如第一源极/漏极接触170、栅极接触180和第二源极/漏极接触270。

布线结构210可以直接连接到第一源极/漏极接触170、第一栅极接触180和第二源极/漏极接触270。

布线结构210可以包括通路211和布线图案212。布线结构210可以包括布线阻挡膜210a和布线填充膜210b。通路211可以直接连接到第一源极/漏极接触170、栅极接触180和第二源极/漏极接触270。

通路211和布线图案212可以均包括布线阻挡膜210a和布线填充膜210b。布线阻挡膜210a可以包括例如钽(ta)、钽氮化物(tan)、钛(ti)、钛氮化物(tin)、钌(ru)、钴(co)、镍(ni)、镍硼(nib)、钨(w)、钨氮化物(wn)、锆(zr)、锆氮化物(zrn)、钒(v)、钒氮化物(vn)、铌(nb)、铌氮化物(nbn)、铂(pt)、铱(ir)和铑(rh)中的至少一种。布线填充膜210b可以包括例如铝(al)、铜(cu)、钨(w)、钴(co)、钌(ru)和钼(mo)中的至少一种。

尽管图2至图5示出了布线图案212在第一方向x上延伸，但这仅是为了便于解释，并且不限于此。

图8是用于说明根据一些实施方式的半导体器件的图。图9是用于说明根据一些实施方式的半导体器件的图。图10是用于说明根据一些实施方式的半导体器件的图。为了便于说明，说明将集中在与使用图1至图7b说明的那些的差异上。作为参考，图8至图10分别是沿图1的线c-c截取的剖视图。

参照图8和图9，在根据一些实施方式的半导体器件中，栅电极的突起120_p的内壁120_pis的高度h11不同于栅电极的突起120_p的外壁120_pos的高度h12。

在图8中，栅电极的突起120_p的内壁120_pis的高度h11小于栅电极的突起120_p的外壁120_pos的高度h12。

在用于形成栅极覆盖图案145的栅电极凹陷工艺(图30)中，当预栅电极基于栅极接触180的底表面被蚀刻很多时，可以制造这样的形状。

在图9中，栅电极的突起120_p的内壁120_pis的高度h11大于栅电极的突起120_p的外壁120_pos的高度h12。

在用于形成栅极覆盖图案145的栅电极凹陷工艺(图30)中，当预栅电极基于栅极接触180的底表面被蚀刻较少时，可以制造这样的形状。

参照图10，在根据一些实施方式的半导体器件中，栅电极的突起120_p可以延伸直到栅极接触180的上表面180us。

在第二方向y上截取的剖视图中，栅极接触孔180h可以由栅电极的突起120_p限定。栅极接触孔180h不由栅极覆盖图案145限定。由于栅电极的突起120_p被完全插设在栅极接触180和栅极覆盖图案145之间，所以栅极覆盖图案145可以不与栅极接触180的侧壁接触。

图11和图12是用于说明根据一些实施方式的半导体器件的图。为了便于说明，说明将集中在与使用图1至图7b说明的那些的差异上。作为参考，图11是沿着图1的线a-a截取的剖视图，图12是沿着图1的线c-c截取的剖视图。

参照图11和图12，根据一些实施方式的半导体器件可以进一步包括设置在栅极接触180上的栅极接触覆盖膜183。布线结构210的通路211可以穿透栅极接触覆盖膜183。

栅极接触覆盖膜183可以设置在栅极接触孔180h中。栅极接触覆盖膜183的上表面可以与第一层间绝缘膜190的上表面位于同一平面上。栅极接触覆盖膜183的上表面可以与栅极覆盖图案145的上表面145us位于同一平面上。

栅极接触的上表面180us可以比栅极覆盖图案145的上表面145us更靠近衬底100。基于第一有源图案af1的上表面，栅极接触180的上表面180us可以低于栅极覆盖图案的上表面145us。栅极接触180的上表面180us不与栅极覆盖图案145的上表面145us位于同一平面上。

栅极接触覆盖膜183可以包括例如硅氮化物(sin)、硅氮氧化物(sion)、硅氧化物(sio2)、硅碳氮化物(sicn)、硅氧碳氮化物(siocn)和其组合中的至少一种。

如果在形成布线结构210之前未去除栅极接触覆盖膜183，则栅极接触覆盖膜183可以保留在栅极接触180上。

在这种情况下，基于第一有源图案af1的上表面，栅极接触180的上表面180us可以低于第一源极/漏极接触的上表面(图3的170us)。

图13是用于说明根据一些实施方式的半导体器件的图。图14a和图14b是用于说明根据一些实施方式的半导体器件的图。图15是用于说明根据一些实施方式的半导体器件的图。为了便于说明，说明将集中在与使用图1至图7b说明的那些的差异上。作为参考，图14a是沿着图1的线a-a截取的剖视图，图13、图14b和图15分别是沿着图1的线c-c截取的剖视图。

参照图13至图14b，在根据一些实施方式的半导体器件中，栅极接触180可以包括栅极接触填充膜180b而没有栅极接触阻挡膜(图4a的180a)。

栅极接触填充膜180b可以与栅电极的突起120_p接触。

在图13中，栅极接触填充膜180b可以与栅极覆盖图案145和栅极间隔物(图2的140)接触。栅电极的突起120_p的外壁120_pos可以直接接合栅电极的突起120_p的内壁120_pis。

不同于图13中所示的情况，栅电极的突起120_p可以延伸直到栅极覆盖图案145的上表面145us和栅极接触180的上表面180us。

在图14a和图14b中，栅电极的突起120_p的外壁120_pos可以不直接与栅电极的突起120_p的内壁120_pis接合。栅电极的突起120_p可以包括位于与栅极覆盖图案145的上表面145us相同的平面上的上表面。

栅极接触180可以不与栅极覆盖图案145和栅极间隔物140接触。在图14a中，栅电极的突起120_p可以覆盖栅极绝缘膜130的上表面。

参照图15，在根据一些实施方式的半导体器件中，栅极绝缘膜130可以沿着栅极切割图案160的侧壁延伸。

栅极绝缘膜130可以插设在栅电极120和栅极切割图案160之间。

图16和图17是用于说明根据一些实施方式的半导体器件的图。为了便于说明，说明将集中于与使用图1至图7b说明的那些的差异上。作为参考，图16是沿着图1的线b-b截取的剖视图，图17是沿着图1的线c-c截取的剖视图。

参照图16和图17，在根据一些实施方式的半导体器件中，栅极覆盖图案145可以设置在栅电极120和栅极间隔物140上。

栅极间隔物140的上表面可以朝向第一有源图案af1的上表面凹入，像栅电极120的上表面一样。

栅极覆盖图案145可以设置在栅极切割图案160上。栅极覆盖图案145可以覆盖栅极切割图案160的上表面。

尽管未示出，但是在作为沿第一方向x截取的剖视图的图2中，栅极覆盖图案145可以插设在栅极接触180和第一层间绝缘膜190之间。

图18是用于说明根据一些实施方式的半导体器件的图。图19是用于说明根据一些实施方式的半导体器件的图。图20是用于说明根据一些实施方式的半导体器件的图。为了便于说明，说明将集中在与使用图1至图7b说明的那些的差异上。作为参考，图18至图20分别是沿图1的线c-c截取的剖视图。

参照图18，在根据一些实施方式的半导体器件中，布线阻挡膜210a可以设置在通路211中包括的布线填充膜210b与布线图案212中包括的布线填充膜210b之间。

可以通过与布线图案212不同的制造工艺来形成通路211。

参照图19，根据一些实施方式的半导体器件可以包括形成在场区域fx中的虚设突起图案dpf。在场区域fx中未形成深沟槽(图4a的dt)。

虚设突起图案dpf的上表面用场绝缘膜105覆盖。

参照图20，在根据一些实施方式的半导体器件中，衬底100可以包括基础衬底101以及在基础衬底101上的掩埋绝缘膜102。

基础衬底101可以包括但不限于半导体材料。掩埋绝缘膜102可以完全沿着基础衬底101的上表面形成。掩埋绝缘膜102可以包括绝缘材料。

图21a至图22是用于说明根据一些实施方式的半导体器件的图。为了便于说明，说明将集中在与使用图1至图7b说明的那些的差异上。

参照图1和图21a至图22，在根据一些实施方式的半导体器件中，第一有源图案af1可以包括下图案bf1和上图案uf1。

下图案bf1可以在第一方向x上延伸。下图案bf1可以具有鳍状的形状。多个上图案uf1可以设置在下图案bf1上，以与下图案bf1间隔开。上图案uf1可以被设置为在第一方向x上彼此间隔开。尽管示出了三个上图案uf1，但是其数量仅是为了便于解释，并且不限于此。

上图案uf1可以连接到源极/漏极图案150。上图案uf1可以是用作晶体管的沟道区域的沟道图案。例如，上图案uf可以是纳米片或纳米线。

栅电极120可以包裹每个上图案uf1。栅电极120可以设置于在衬底100的厚度方向上彼此间隔开的上图案uf1之间。栅极绝缘膜130可以包裹每个上图案uf1。

在图21a中，栅极间隔物140可以包括内部间隔物141和外部间隔物142。内部间隔物141可以包括与外部间隔物142的材料不同的材料，或者可以包括与外部间隔物142的材料相同的材料。

在图21b中，不同于图21a，栅极间隔物140不包括内部间隔物。

图23是用于说明根据一些实施方式的半导体器件的图。为了方便起见，说明将集中于与使用图21a至图22所说明的那些的差异。

参照图23，第一源极/漏极接触170的一部分可以被插入到源极/漏极图案150中。

硅化物膜155可以形成在源极/漏极图案150与插入到源极/漏极图案150中的第一源极/漏极接触170之间。第一源极/漏极接触170的底表面可以位于设置在多个上图案uf1中的最下部处的上图案的上表面与设置在最上部处的上图案的下表面之间。

图24是用于说明根据一些实施方式的半导体器件的示例布局图。图25是用于说明根据一些实施方式的半导体器件的示例布局图。为了便于说明，说明将集中在与使用图1至图7b说明的那些的差异上。

参照图24，在根据一些实施方式的半导体器件中，栅极接触180中的一个可以设置在第一有源区域rx1和场区域fx上方。栅极接触180的一部分可以设置在与第一有源区域rx1重叠的位置。

栅极接触180中的另一个可以设置在第二有源区域rx2上。

与示出的情况不同，栅极接触180中的一个可以设置在第二有源区域rx2和场区域fx上方。

参照图25，在根据一些实施方式的半导体器件中，栅极接触180中的一个可以设置在场区域fx上。栅极接触180的一部分可以设置在与场区域fx完全重叠的位置。

与所示出的情况不同，设置在与第二有源区域rx2重叠的位置处的栅极接触180的至少一部分可以设置在第二有源区域rx2和场区域fx上方。

与图1、图24和图25所示的情况不同，所有栅极接触180可以设置在与场区域fx重叠的位置。

在图1、图24和图25中，取决于栅极接触180的位置，第一源极/漏极接触170的横截面(沿第二方向y截取的图)和第二源极/漏极接触270的横截面中的每个可以具有旋转180度的“t”形状或可以具有“l”形状。

图26至图31是用于说明根据一些实施方式的制造半导体器件的方法的中间阶段图。作为参考，图26至图31可以分别是使用沿着图1的线c-c截取的横截面的制造工艺图。

参照图26，与第一有源图案af1交叉的预栅电极120a形成在衬底100上。

栅极绝缘膜130可以设置在预栅电极120a和第一有源图案af1之间。

在形成栅极绝缘膜130和预栅电极120a之后，可以形成栅极切割图案160。

在其他实施方式中，可以在形成栅极切割图案160之后形成栅极绝缘膜130和预栅电极120a。在这种情况下，如图15所示，栅极绝缘膜130可以沿着栅极切割图案160的侧壁延伸。

参照图27，栅极接触孔180h可以形成在预栅电极120a中。

更具体地，可以在预栅电极120a上形成暴露出预栅电极120a的一部分的第一掩模图案。可以使用第一掩模图案来蚀刻预栅电极120a的一部分。因此，可以形成栅极接触孔180h。在形成栅极接触孔180h之后，可以去除第一掩模图案。

在沿第一方向x截取的如图2所示的横截面中，栅极接触孔180h可以通过栅极间隔物140自对准。因此，可以限制和/或防止其后将形成的栅极接触180与栅电极120的未对准。

参照图28，可以形成覆盖预栅电极120a的上表面并填充栅极接触孔180h的预栅极接触180p。

预栅极接触180p可以包括预阻挡膜180ap和在预阻挡膜180ap上的预填充膜180bp。预阻挡膜180ap可以沿着预栅电极120a的上表面和栅极接触孔180h的轮廓延伸。

参照图28和图29，可以形成填充栅极接触孔180h的至少一部分的栅极接触180。

更具体地，可以通过使预栅极接触180p的一部分凹入来形成填充栅极接触孔180h的一部分的栅极接触180。在形成栅极接触180的同时，可以去除设置在预栅电极120a的上表面上的预栅极接触180p。

此外，栅极接触180的上表面可以朝向衬底100凹入从而比预栅电极120a的上表面更靠近衬底100。

随后，可以形成接触覆盖膜183p，该接触覆盖膜183p填充栅极接触孔180h的其余部分并且覆盖预栅电极120a的上表面。

参照图30，通过去除覆盖预栅电极120a的上表面的接触覆盖膜183p，可以形成填充栅极接触孔180h的其余部分的栅极接触覆盖膜183。

栅极接触180和栅极接触覆盖膜183可以形成在栅极接触孔180h中。

参照图31，可以使用栅极接触180和栅极接触覆盖膜183作为掩模来部分地去除预栅电极120a。预栅电极120a的一部分可以被凹入以形成栅电极120。

随后，参照图4a，栅极覆盖图案145可以形成在栅电极120上。

此外，在形成栅极覆盖图案145之后，可以形成第一源极/漏极接触(图5的170)。

随后，可以形成直接连接到栅极接触180的布线结构210。

作为示例，可以在形成栅极覆盖图案145的工艺中去除栅极接触覆盖膜183。作为另一示例，可以在形成第一源极/漏极接触170的工艺中去除栅极接触覆盖膜183。作为又一示例，栅极接触覆盖膜183可以不被去除并且可以保留在栅极接触180上。

尽管图31示出了在形成栅电极120时未蚀刻栅极切割图案160的一部分，但是本发明构思不限于此。与所示出的情况不同，可以在形成栅电极120的同时去除栅极切割图案160的一部分。在这种情况下，如图17所示，栅极覆盖图案145可以覆盖栅极切割图案160的上表面。

图32是用于说明根据一些实施方式的制造半导体器件的方法的中间阶段图。作为参考，图32可以是在图28之后执行的工艺。

参照图32，可以形成完全填充栅极接触孔180h的栅极接触180。

可以通过去除设置在预栅电极120a的上表面上的预栅极接触180p来形成栅极接触180。

尽管已经描述了发明构思的一些实施方式，但是这里描述的实施方式应该仅在描述性意义上考虑，而不是出于限制的目的。本领域技术人员将理解，可以在形式和细节上进行许多变型和修改，而基本上不脱离如所附权利要求书所限定的发明构思的精神和范围。

本申请要求于2020年2月17日提交的韩国专利申请第10-2020-0018756号的优先权，其全部内容通过引用合并于此。