一种用于测量硅化物电阻的测试结构的制作方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种应用于后硅化物(silicide-last)工艺中的测量娃化物电阻的测试结构。
【背景技术】
[0002]集成电路(IC)尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管(M0S)，随着半导体集成电路工业技术日益的成熟，超大规模的集成电路的迅速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。对于具有更先进的技术节点的CMOS而言，后高K介电层/金属栅极(high-k and metal gate last)技术已经广泛地应用于CMOS器件中，以避免高温处理工艺对器件的损伤。
[0003]实施后高K/金属栅极工艺之后需要实施后硅化物(Silicide Last)工艺，因为在高K介电层退火的过程中后娃化物工艺可以引入较高的热预算(higher thermal budget)。
[0004]现有技术采用force-voltage (力-电压)的方法测量半导体器件两末端的电阻，如图1A所示为传统的用于硅化物电阻测量的测试结构的俯视结构示意图，如图1B所示为传统的用于硅化物电阻测量的测试结构的截面结构示意图。如图1A和IB所示，提供半导体衬底100，在半导体衬底100具有有源区101，在半导体衬底100上形成硅化物层102，在硅化物层102上形成接触孔103，接触孔103的底部露出部分的硅化物层102，在接触孔103的顶部形成金属层104，金属层104用于硅化物电阻的测量。
[0005]在采用“前硅化物(Silicide First)”工艺制作的传统半导体器件中，有源区的电阻远远的大于硅化物层的电阻，并且有源区的电阻可以被忽略掉，所以在现有技术中可以直接测量硅化物层的电阻。根据现有技术测量得到的参数以及公式RS=VtestAmeaZX,计算得出娃化物层的电阻，其中，RS为娃化物层的方电阻(sheet resistance), Vtest为Forcevoltage(力-电压)值,Imea为测试电流，Ntl为半导体器件中具有方电阻(sheet resistance)的正方形(squares)的数量。
[0006]后硅化物工艺与传统的“前硅化物(Silicide First)”工艺相比，硅化物只形成在接触孔沟槽的底部。因此，传统测量硅化物电阻的测量方法已近不能应用于后硅化物工艺中硅化物电阻的测量。在后硅化物工艺中，硅化物只形成在有源区和局域互连层(localinterconnect)交界的区域。通常，局域互连层的材料为钨，金属钨具有低电阻会影响硅化物电阻的测量。
[0007]因此，提出应用于后栅极工艺的一种新的用于测量硅化物电阻的测试结构，以有效的测量硅化物层的电阻，该测量电阻的新的测试结构能够应用于后硅化物工艺中硅化物电阻的测量，并能够有效地测量半导体器件中的硅化物层的方电阻，以提供准确的硅化物层的测量方电阻值。
【发明内容】
[0008]本发明提供一种用于测量硅化物电阻的测试结构，包括:第一测试结构和第二测试结构，所述第一测试结构位于有源区上，所述第二测试结构位于隔离结构上，其中所述第一测试结构和所述有源区之间形成有硅化物层；所述第一测试结构包括位于所述硅化物层上的第一条状金属测试件，以及分别位于所述第一条状金属测试件两端的第一测试电压施加端和第一测试电流读取端；所述第二测试结构包括位于所述隔离结构上第二条状金属测试件，以及分别位于所述第二条状金属测试件两端的第二测试电压施加端和第二测试电流读取端。
[0009]优选地，所述第一条状金属测试件与第二条状金属测试件两者平行设置。
[0010]优选地，所述隔离结构为浅沟槽隔离。
[0011]优选地，所述隔离结构与所述第二条状金属测试件之间不具有硅化物层。
[0012]优选地，所述第一条状金属测试件与所述第二条状金属测试件为局部互连层。
[0013]优选地，所述第一测试电压与所述第二测试电压大小相同。
[0014]优选地，所述第一测试结构用于测量位于所述有源区上的所述硅化物层和所述第一条状金属测试件的并联电阻，所述第二测试结构用于测量位于所述隔离结构上的所述第二条状金属测试件的电阻，位于所述有源区上的所述硅化物层和所述第一条状金属测试件的并联阻值为RS1，位于所述隔离结构上的所述第二条状金属测试件的阻值为RS2，所述硅化物层的阻值为RS1*RS2/ (RS2-RS1)。
[0015]优选地，所述第一测试结构的所述第一测试电压为Vtestl，根据所述第一测试结构得到的第一测试电流为Imeal，所述RSI为VtestlAm^
[0016]优选地，所述第二测试结构的第二测试电压值为Vtest2，根据所述第二测试结构得到的第二测试电流为1_2，所述RS2为Vtest2/I_2。
[0017]综上所述，根据本发明提出的一种用于测量硅化物电阻的测试结构，该用于测量硅化物电阻的测试结构包括两个测试结构，通过计算有源区上的并联的硅化物层和条状金属测试件的电阻值以及计算隔离结构上的条状金属测试件以间接的测量硅化物层的电阻值，在后栅极工艺中提供准确硅化物层电阻测量的测试结构。
【附图说明】
[0018]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0019]附图中:
[0020]图1A为传统的用于测量硅化物电阻的测试结构的俯视结构示意图；
[0021]图1B为传统的用于测量硅化物电阻的测试结构的截面结构示意图；
[0022]图2A为根据本发明的一个实施方式用于测量硅化物电阻的测试结构的俯视结构示意图；
[0023]图2B为根据本发明的一个实施方式用于测量硅化物电阻的测试结构的截面结构示意图；
[0024]图2C为根据本发明的一个实施方式用于测量硅化物电阻的测试结构的截面结构示意图。
【具体实施方式】
[0025]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明的方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0026]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0027]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0028]本发明提出应用于后栅极工艺的一种新的测试结构以有效的测量硅化物层的电阻，该测量电阻的新的测试结构能够应用于后硅化物工艺中硅化物电阻的测量，并能够有效地测量半导体器件中的硅化物层的方电阻。在本发明中测量后栅极工艺中的半导体器件中的硅化物层的新的用于测量硅化物电阻的测试结构具有两个测试结构，以代替传统技术的测量方法。
[0029]采用后高K介电层/金属栅极和后硅化物工艺制作半导体器件的方法包括:提供半导体衬底，在所述半导体衬底上形成有伪栅极结构；在所述伪栅极结构的两侧形成侧墙，并执行重掺杂离子注入，以在所述半导体衬底中形成重掺杂源/漏区；
[0030]去除所述侧墙，并在所述半导体衬底上形成完全覆盖所述伪栅极结构的应力材料层；
[0031]执行退火工艺；
[0032]去除所述应力材料层；
[0033]去除所述伪栅极结构，并在留下的沟槽内依次形成高k介电层和金属栅极结构；
[0034]形成接触孔，并在通过所述接触孔露出的重掺杂源/漏区上形成自对准硅化物。
[0035]在接触孔填充形成第一局部互连层和第二局部互连层，局部互连层的材料可以为金属钨，但局部互连层的材料并不局限于金属钨，可以为任何适合的材料。
[0036]为了解决现有技术中的问题，本发明提出了一种新的用于测量硅化物电阻的测试结构以有效的测量硅化物层的电阻。下面结合附图2A、附图2B和附图2C对本发明的【具体实施方式】做详细说明，其中，附图2B为沿附图2A中的X-X方向做截面所得到用于测量硅化物电阻的测试结构的截面结构示意图，附图2C为沿附图2A中的V -V方向做截面所得到用于测量硅化物电阻的测试结构的截面结构示意图。
[0037]下面结合附图2A、附图2B和附图2C对本发明的【具体实施方式】做详细的说明。参照图2A、图2B和图2C，示出根据本发明的一个实施方式得到用于用于测量硅化物电阻的测试结构的俯视结构示意图，以下结合图2A、图2B和图2C对该实施例的用于测量硅化物电阻的测试结构进行具体说明。
[0038]如图2A所示，提供用于测量半导体器件结构，半导体器件结构包括半导体衬底200，所述半导体的衬底200中形成有阱和有源区；
[0039]半导体衬底200的构成材料可以采用未掺