Nldmos器件的制作方法
【技术领域】
[0001]本发明涉及一种半导体集成电路器件，特别是涉及一种N型横向双扩散金属氧化物半导体场效应管(NLDMOS)器件。
【背景技术】
[0002]随着节能减排深入人心，智能电网项目的开展，功率半导体集成电路(PowerIntegrated Circuit,PIC)特别是超高压功率半导体在用电和配电领域的市场前景将非常广阔，如LED市电照明、高效马达驱动、配电网的改造、电能的AC/DC转换等。在所有的功率半导体器件中，LDMOS (Lateral Double Diffused M0SFET，横向双扩散金属氧化物半导体场效应管)高压器件具有工作电压高，工艺相对简单，开关频率高，且LDMOS器件的漏极、源极和栅极都位于其表面，易于同低压CMOS (Complementary Metal Oxide Semiconductor,互补型金属氧化物半导体)及BJT (Bipolar Junct1n Transistor,双极晶体管)等电路在工艺上兼容等特点，特别是对于AC/DC，DC/DC转换等电路，可以进行器件集成，而受到广泛关注，在高压集成电路和功率集成电路中被作为高压功率器件是特别适合的。从1979年J.A.Appels提出著名的RESURF (Reduce Surface Field,降低表面电场技术)原理以来,LDMOS器件得到了迅速的发展。
[0003]如图1所示，是现有NLDMOS器件剖面示意图；它是一种Double RESURF LDMOS器件，以700伏特NLDMOS为例，现有NLDMOS器件包括:
[0004]P型硅衬底101 ;形成于P型硅衬底101上的N型深阱(DNW)包括源端深阱注入区102a、漏端深阱注入区102b和深阱非注入区102c，所述源端深阱注入区102a和所述漏端深阱注入区102b的N型杂质都由相同的离子注入形成，所述深阱非注入区102c位于所述源端深阱注入区102a和所述漏端深阱注入区102b之间，所述深阱非注入区102c的N型杂质由所述源端深阱注入区102a和所述漏端深阱注入区102b的N型杂质横向扩散形成。P阱103，形成于所述源端深阱注入区102a中；源区108a，由形成于所述P阱103中的N+区组成；P阱引出区109，由形成于所述P阱103中的P+区组成；漏区108b，由形成于所述漏端深阱注入区102b中的N+区组成。
[0005]在所述漏区108b和所述P阱103之间的所述硅衬底101表面形成有局部场氧化层(L0C0S) 104，所述局部场氧化层104的第一侧延伸到所述深阱非注入区102c上。
[0006]栅极结构，包括依次形成于所述硅衬底101表面的栅介质层如栅氧化层105和多晶硅栅106，所述栅极结构覆盖部分所述P阱103并延伸到所述深阱非注入区102c以及所述局部场氧化层104上方，被所述栅极结构所述覆盖的所述P阱103的表面用于形成沟道；由位于所述漏区108b和所述P阱103之间的所述N型深阱组成漂移区。延伸到所述局部场氧化层104上方的多晶硅栅106用做场板，能够调节下面的电场。
[0007]在所述漏端深阱注入区102b中形成有第一 P型埋层(PTOP) 110a，所述第一 P型埋层IlOa和所述局部场氧化层104的底部相隔一段距离；在所述源端深阱注入区102a中形成有第二 P型埋层110b，所述第二 P型埋层IlOb的深度和所述第一 P型埋层IlOa的深度相同；所述第一 P型埋层IlOa和所述第二 P型埋层IlOb用于对所述漂移区进行纵向耗尽、降低所述漂移区的表面电场强度。
[0008]在所述局部场氧化层104的靠近漏端一侧的上方形成有多晶硅场板107。层间膜111形成在所述硅衬底101表面。所述源区108a和所述P阱引出区109的顶部分别形成有穿过所述层间膜111的金属接触孔112并通过该金属接触孔112连接源极金属层113a。所述漏区108b和所述多晶硅场板107的顶部形成有金属接触孔112并通过该金属接触孔112连接漏极金属层113b。所述多晶硅栅106的顶部形成有金属接触孔112并通过该金属接触孔112连接栅极金属层113c。
[0009]在现有技术中，所述局部场氧化层104在靠近所述源区108a—侧即第一侧的鸟嘴边界的电场比较集中，容易发生击穿，导致器件失效。且该处是所述局部场氧化层104与栅氧化层105的边界，电场较强，在源端加入电压时，会导致器件的热载流子效应加大(Hotcarrier Effect，HCE)，不利于器件的可靠性。降低该处的电场，一方面可以提高器件的击穿电压，同时另一方面也提高了器件的可靠性。在如图1所示的现有NLDMOS器件中，为了改善鸟嘴边界的电场，采取的方法是降低此处的N型掺杂浓度。其工艺实现方法是N型深阱在器件中的注入区分为两段，一段是漏端和漂移区端即所述漏端深阱注入区102b，一段是源端即源端深阱注入区102a。两段N型深阱的掺杂通过热扩散实现连接，即深阱非注入区102c的掺杂由所述源端深阱注入区102a和所述漏端深阱注入区102b的N型杂质横向扩散形成，这样能使深阱非注入区102c的掺杂浓度降低，从而降低所述局部场氧化层104的第一侧的鸟嘴边界的电场强度，所述深阱非注入区102c的掺杂浓度越小、所述局部场氧化层104的第一侧的电场强度越小，所以能够通过控制所述深阱非注入区102c的掺杂浓度得到所需要的隔离型700伏特NLDMOS器件的击穿电压。
[0010]隔离型器件可以实现比较特殊的应用。一种比较普遍的应用是源端电压的抬高到40伏特。但上述隔离型700伏特NLDMOS器件在这种应用中，源端电压最高值不能超过40伏特，从而使的现有器件无法应用于源端电压为40伏特以上的场合。其原因是所述P阱103、所述N型深阱的所述源端深阱注入区102a和所述深阱非注入区102c、以及所述P阱硅衬底会形成寄生PNP三极管，由于所述深阱非注入区102c的掺杂浓度较低，这样寄生PNP三极管的基区宽度基本上是由所述P阱103和所述深阱非注入区102c之间的所述源端深阱注入区102a的横向宽度决定，该宽度较小，所以寄生PNP三极管的集电极和发射极(C-E)的穿通电压较低，在源端电压为40伏特以上，该寄生PNP三极管会发生C-E穿通。
【发明内容】
[0011]本发明所要解决的技术问题是提供一种NLDMOS器件，能使源端电压抬高到40V以上、并能使器件的击穿电压达到700V以上，使得器件能够应用于源端电压为40V以上、漏端电压为700V以上的场合。
[0012]为解决上述技术问题，本发明提供的NLDMOS器件包括:
[0013]形成于P型硅衬底上的N型深阱，所述N型深阱包括源端深阱注入区、漏端深阱注入区和深阱非注入区，所述源端深阱注入区和所述漏端深阱注入区的N型杂质都由相同的离子注入形成，所述深阱非注入区位于所述源端深阱注入区和所述漏端深阱注入区之间，所述深阱非注入区的N型杂质由所述源端深阱注入区和所述漏端深阱注入区的N型杂质横向扩散形成；所述深阱非注入区的掺杂浓度小于所述源端深阱注入区或所述漏端深阱注入区的掺杂浓度，所述源端深阱注入区和所述漏端深阱注入区之间的间距越大、所述深阱非注入区的掺杂浓度越小。
[0014]P阱，形成于所述源端深阱注入区中。
[0015]源区，由形成于所述P阱中的N+区组成。
[0016]P阱引出区，由形成于所述P阱中的P+区组成。
[0017]漏区，由形成于所述漏端深阱注入区中的N+区组成。
[0018]在所述漏区和所述P阱之间的所述硅衬底表面形成有局部场氧化层，所述局部场氧化层的第一侧延伸到所述深阱非注入区上，所述深阱非注入区的掺杂浓度越小、所述局部场氧化层的第一侧的电场强度越小、NLDMOS器件的击穿电压越高；所述漏区和所述局部场氧化层的第二侧自对准。
[0019]栅极结构，包括依次形成于所述硅衬底表面的栅介质层和多晶硅栅，所述栅极结构覆盖部分所述P阱并延伸到所述深阱非注入区以及所述局部场氧化层上方，被所述栅极结构所述覆盖的所述P阱的表面用于形成沟道；由位于所述漏区和所述P阱之间的所述N型深阱组成漂移区。
[0020]在所述漏端深阱注入区中形成有第一 P型埋层，所述第一 P型埋层和所述局部场氧化层的底部相隔一段距离；在所述源端深阱注入区中形成有第二 P型埋层，所述第二 P型埋层的深度和所述第一 P型埋层的深度相同；所述第一 P型埋层和所述第二 P型埋层用于对所述漂移区进行纵向耗尽、降低所述漂移区的表面电场强度。
[0021]第三N型注入区形成于所述深阱非注入区中并位于所述深阱非注入区中的底部区域，所述第三N型注入区的顶部和所述深阱非注入区的顶部相隔一段距离，所述P阱、所述N型深阱和所述P型硅衬底形成寄生PNP三极管，所述第三N型注入区的掺杂浓度大于所述深阱非注入区的掺杂浓度，所述第三N型注入区的掺杂浓度越高、所述寄生PNP三极管的集电极和发射极的穿通电压越高。
[0022]进一步的改进是，所述NLDMOS器件的击穿电压为700V以上。