>[0023]进一步的改进是，所述寄生PNP三极管的集电极和发射极的穿通电压为40V以上。
[0024]进一步的改进是，所述第三N型注入区为一 N型阱区。
[0025]本发明具有如下有益效果:
[0026]1、本发明通过将N型深阱进行分段式注入，使掺杂浓度较低且能实现浓度调节的深阱非注入区设置在器件的源漏之间的局部场氧化层的靠近源区侧的区域底部，从而能降低源漏之间的局部场氧化层的靠近源区侧的鸟嘴边界的电场强度，从而能使器件的击穿电压达到700V以上。
[0027]2、本发明通过在深阱非注入区的底部设置一个比深阱非注入区的掺杂浓度高的第三N型注入区，能够使得P阱、N型深阱和P型硅衬底之间形成的寄生PNP三极管的基区宽度更宽，从而能够提高该寄生PNP三极管的C-E穿通电压，从而能提高器件的源区所能承受的电压水平并能使源端电压抬高到40V以上，使得器件能够应用于源端电压为40V以上、漏端电压为700V以上的场合。
【附图说明】
[0028]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0029]图1是现有NLDMOS器件剖面示意图；
[0030]图2是本发明实施例LDMOS器件剖面示意图；
[0031]图3是图2中的寄生PNP示意图。
【具体实施方式】
[0032]如图2所示，是本发明实施例LDMOS器件剖面示意图；本发明实施例NLDMOS器件包括:
[0033]形成于P型硅衬底I上的N型深阱，所述N型深阱包括源端深阱注入区2a、漏端深阱注入区2b和深阱非注入区2c，所述源端深阱注入区2a和所述漏端深阱注入区2b的N型杂质都由相同的离子注入形成，所述深阱非注入区2c位于所述源端深阱注入区2a和所述漏端深阱注入区2b之间，所述深阱非注入区2c的N型杂质由所述源端深阱注入区2a和所述漏端深阱注入区2b的N型杂质横向扩散形成；所述深阱非注入区2c的掺杂浓度小于所述源端深阱注入区2a或所述漏端深阱注入区2b的掺杂浓度，所述源端深阱注入区2a和所述漏端深阱注入区2b之间的间距越大、所述深阱非注入区2c的掺杂浓度越小。
[0034]P阱3，形成于所述源端深阱注入区2a中。
[0035]源区8a，由形成于所述P阱3中的N+区组成。
[0036]P阱引出区9，由形成于所述P阱3中的P+区组成。
[0037]漏区Sb，由形成于所述漏端深阱注入区2b中的N+区组成。
[0038]在所述漏区Sb和所述P阱3之间的所述硅衬底I表面形成有局部场氧化层4，所述局部场氧化层4的第一侧延伸到所述深阱非注入区2c上，所述深阱非注入区2c的掺杂浓度越小、所述局部场氧化层4的第一侧的电场强度越小、NLDMOS器件的击穿电压越高；本发明实施例中通过调节所述深阱非注入区2c的掺杂浓度使所述NLDMOS器件的击穿电压达到700伏特以上。所述漏区Sb和所述局部场氧化层4的第二侧自对准。
[0039]栅极结构，包括依次形成于所述硅衬底I表面的栅介质层5和多晶硅栅6 ;较佳为，所述栅介质层5为栅氧化层。所述栅极结构覆盖部分所述P阱3并延伸到所述深阱非注入区2c以及所述局部场氧化层4上方，被所述栅极结构所述覆盖的所述P阱3的表面用于形成沟道；由位于所述漏区8b和所述P阱3之间的所述N型深阱组成漂移区。
[0040]在所述漏端深阱注入区2b中形成有第一 P型埋层10a，所述第一 P型埋层1a和所述局部场氧化层4的底部相隔一段距离；在所述源端深阱注入区2a中形成有第二 P型埋层10b，所述第二 P型埋层1b的深度和所述第一 P型埋层1a的深度相同；所述第一 P型埋层1a和所述第二 P型埋层1b用于对所述漂移区进行纵向耗尽、降低所述漂移区的表面电场强度。
[0041]第三N型注入区11形成于所述深阱非注入区2c中并位于所述深阱非注入区2c中的底部区域，较佳为，所述第三N型注入区11为一 N型阱区，采用N型阱区注入实现。所述第三N型注入区11的顶部和所述深阱非注入区2c的顶部相隔一段距离。
[0042]如图3所示，是图2中的寄生PNP示意图，所述P阱3、所述N型深阱的所述源端深阱注入区2a、所述深阱非注入区2c、所述第三N型注入区11和所述P型硅衬底I形成寄生PNP三极管，所述第三N型注入区11的掺杂浓度大于所述深阱非注入区2c的掺杂浓度，所述第三N型注入区11的掺杂浓度越高，所述寄生PNP三极管的基区的掺杂浓度越高、宽度也越大，这样能使所述寄生PNP三极管的集电极和发射极的穿通电压越高，本发明实施例通过所述第三N型注入区11的设置能使所述寄生PNP三极管的集电极和发射极的穿通电压为40V以上。所以本发明实施例通过设置所述深阱非注入区2c能使器件的击穿电压达到700V以上，而通过所述第三N型注入区11的设置，能够消除所述深阱非注入区2c的掺杂浓度过低而使所述寄生PNP三极管的C-E穿通电压较小的影响，使得寄生PNP三极管的C-E穿通电压能达到40V以上，使得本发明实施例器件能够应用于源端电压为40V以上、漏端电压为700V以上的场合。
[0043]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种NLDMOS器件，其特征在于，包括: 形成于P型硅衬底上的N型深阱，所述N型深阱包括源端深阱注入区、漏端深阱注入区和深阱非注入区，所述源端深阱注入区和所述漏端深阱注入区的N型杂质都由相同的离子注入形成，所述深阱非注入区位于所述源端深阱注入区和所述漏端深阱注入区之间，所述深阱非注入区的N型杂质由所述源端深阱注入区和所述漏端深阱注入区的N型杂质横向扩散形成；所述深阱非注入区的掺杂浓度小于所述源端深阱注入区或所述漏端深阱注入区的掺杂浓度，所述源端深阱注入区和所述漏端深阱注入区之间的间距越大、所述深阱非注入区的掺杂浓度越小； P阱，形成于所述源端深阱注入区中； 源区，由形成于所述P阱中的N+区组成； P阱引出区，由形成于所述P阱中的P+区组成； 漏区，由形成于所述漏端深阱注入区中的N+区组成； 在所述漏区和所述P阱之间的所述硅衬底表面形成有局部场氧化层，所述局部场氧化层的第一侧延伸到所述深阱非注入区上，所述深阱非注入区的掺杂浓度越小、所述局部场氧化层的第一侧的电场强度越小、NLDMOS器件的击穿电压越高；所述漏区和所述局部场氧化层的第二侧自对准； 栅极结构，包括依次形成于所述硅衬底表面的栅介质层和多晶硅栅，所述栅极结构覆盖部分所述P阱并延伸到所述深阱非注入区以及所述局部场氧化层上方，被所述栅极结构所述覆盖的所述P阱的表面用于形成沟道；由位于所述漏区和所述P阱之间的所述N型深阱组成漂移区； 在所述漏端深阱注入区中形成有第一 P型埋层，所述第一 P型埋层和所述局部场氧化层的底部相隔一段距离；在所述源端深阱注入区中形成有第二P型埋层，所述第二P型埋层的深度和所述第一 P型埋层的深度相同；所述第一 P型埋层和所述第二 P型埋层用于对所述漂移区进行纵向耗尽、降低所述漂移区的表面电场强度； 第三N型注入区形成于所述深阱非注入区中并位于所述深阱非注入区中的底部区域，所述第三N型注入区的顶部和所述深阱非注入区的顶部相隔一段距离，所述P阱、所述N型深阱和所述P型硅衬底形成寄生PNP三极管，所述第三N型注入区的掺杂浓度大于所述深阱非注入区的掺杂浓度，所述第三N型注入区的掺杂浓度越高、所述寄生PNP三极管的集电极和发射极的穿通电压越高。
2.如权利要求1所述的NLDMOS器件，其特征在于:所述NLDMOS器件的击穿电压为700V以上。
3.如权利要求1所述的NLDMOS器件，其特征在于:所述寄生PNP三极管的集电极和发射极的穿通电压为40V以上。
4.如权利要求1所述的NLDMOS器件，其特征在于:所述第三N型注入区为一N型阱区。
【专利摘要】本发明公开了一种NLDMOS器件，组成漂移区的N型深阱由分段注入区加扩散实现，使掺杂浓度较低且能实现浓度调节的深阱非注入区设置在器件的源漏之间的局部场氧化层的靠近源区侧底部，能降低源漏之间的局部场氧化层的靠近源区侧的鸟嘴边界的电场强度并能使器件的击穿电压达到700V以上。在深阱非注入区的底部设置有一个比深阱非注入区的掺杂浓度高的第三N型注入区，能使得P阱、N型深阱和P型硅衬底之间形成的寄生PNP三极管的基区宽度更宽，能提高该寄生PNP三极管的C-E穿通电压，能提高器件的源区所能承受的电压水平并能使源端电压抬高到40V以上，使得器件能应用于源端电压为40V以上、漏端电压为700V以上的场合。
【IPC分类】H01L29-78, H01L29-06
【公开号】CN104681610
【申请号】CN201310652810
【发明人】钱文生, 刘冬华
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年6月3日
【申请日】2013年12月3日