图案401的一个或更多个(即，不期望的存储器单元)O
[0025]选择图案409可以包括用作开关元件的二极管。如果选择图案409提供PN 二极管或隧道二极管，则选择图案409可以允许第一电极线300和第二电极线350之间的单元电流仅沿着一个方向流动，而与存储器图案401的电阻状态(即，低电阻状态(LRS)或高电阻状态(HRS))无关。如果选择图案409被设置在存储器图案401和第一电极线300之间，则非易失性存储器件中的每个存储器单元可以与包括单个选择器和单个电阻器的1-选择器-1-电阻器(ISlR)存储器单元相对应。
[0026]如果选择图案409提供隧道二极管，则选择图案409可以包括隧道阻挡层。隧道阻挡层可以包括诸如氧化钛(T12)层、氧化铪(HfO2)层、氧化钽(Ta2O5)层、氧化锆(ZrO2)层、氧化铝(Al2O3)层等的过渡金属氧化物层。
[0027]参见图2，第二电极线350沿着与第一电极线300交叉的第二方向(与线T_T’平行)延伸且具有条形状。第二电极线350的靠近存储器图案401的下部357的线宽可以比第二电极线350离存储器图案401更远的上部359的线宽更小。第二电极线350的上部359中的每个可以具有凸顶表面。即，每个上部359的边缘部353的高度比每个上部359的中心部355的高度更小，使得中心部355与边缘部353相比向上突出。因而，相邻的第二电极线350的上部359之间的距离可增加。
[0028]第二电极线350沿着第二方向延伸以具有线形状。第二电极线350可以被层叠在存储器图案401上，使得第二电极线350的侧壁与存储器图案401的侧壁垂直地对齐。
[0029]在一个实施例中，第一电极线300和第二电极线350中的每个可以包括诸如铜(Cu)材料或钨(W)的材料的金属材料。在另一个实施例中，第一电极线300和第二电极线350中的每个可以包括银(Ag)材料，金(Au)材料，钼(Pt)材料，铝(Al)材料，铟锡氧化物(ITO)材料，镍(Ni)的材料，钛(Ti)材料的和氮化钛(TiN)材料的一种或更多种。在一些实施例中，第一电极线300和第二电极线350中的每个可以包括掺杂的娃材料。
[0030]图3至图12说明根据一个实施例的制造非易失性存储器件10的工艺。
[0031]参见图3，在衬底100上形成第一电介质层200。衬底100可以是包括诸如二极管和/或晶体管的选择元件的半导体衬底。第一电介质层200可以由各种电介质层中的任何一种形成。在一个实施例中，第一电介质层200包括氧化硅材料。
[0032]在第一电介质层200中形成第一沟槽203。第一沟槽203可以沿着与线B_B’平行的第一方向延伸。可以通过利用光刻工艺和刻蚀工艺来去除第一电介质层200的部分而形成第一沟槽203。具有第一沟槽203的第一电介质层200可以用作后续镶嵌工艺中的模板图案。
[0033]可以通过各向异性刻蚀第一电介质层200来形成第一沟槽203。因而，第一沟槽203可以具有倾斜的侧壁，使得每个第一沟槽203的下宽度比每个第一沟槽203的上宽度更小。
[0034]第一导电层可以形成在第一电介质层200之上以填充第一沟槽203且覆盖第一电介质层200。然后,如在图4中所不,第一导电层可以被平坦化以暴露出第一电介质层200的顶表面202。作为第一导电层的平坦化的结果，第一导电层可以被分成形成在第一沟槽203的相应的一些中的第一电极线300。
[0035]在一个实施例中，第一导电层可以包括诸如铜(Cu)材料或鹤(W)材料的金属材料。在另一个实施例中，第一导电层可以包括银(Ag)材料、金(Au)材料、钼(Pt)材料、铝(Al)材料、铟锡氧化物(ITO)材料、镍(Ni)材料、钛(Ti)材料和氮化钛(TiN)材料的一种或更多种。可以利用化学机械抛光(CMP)工艺将第一导电层平坦化，以及第一电极线300的形状可以通过第一沟槽203来限定。
[0036]第一电极线300最初可以被形成为具有顶表面302,顶表面302与第一电介质层200的顶表面202大体上共面。第一电极线300可以具有倾斜的侧壁，使得每个第一电极线300的下宽度比每个第一电极线300的上宽度更小。
[0037]结果，相邻的第一电极线300的顶表面302之间的距离可以比相邻的第一电极线300的底表面304之间的距离更小。因此，当按比例缩小非易失性存储器件时，第一电极线300之间的电短路的可能性可增加。然而，这种可能性可如以下所述地降低。
[0038]参见图5，将诸如反应离子刻蚀(RIE)工艺的各向异性刻蚀工艺应用至第一电极线300的顶表面(图4的302)，以选择性地凹陷第一电极线300的边缘部303。结果，第一电极线300可以被修改成具有凸顶表面。即，作为施加至第一电极线300的顶表面302的各向异性刻蚀工艺的结果，第一电极线300的上部309的中心部305与凹陷的边缘部303相比可以相对地突出。
[0039]可以利用将第一电极线300的刻蚀速率产生成比第一电介质层200的刻蚀速率更大的刻蚀配方来执行各向异性蚀刻工艺。结果，在各向异性蚀刻工艺被应用至第一电极线300的顶表面302时,第一电介质层200可以用作刻蚀掩模。
[0040]由于第一电介质层200中的原子和第一电极线300的原子之间的化学结合能可能比组成第一电极线300的原子之间的化学结合能更低，所以在各向异性蚀刻工艺被应用至顶表面302时，第一电极线300的边缘部303可能被刻蚀得比中心部305更快。因而，边缘谷204形成在第一电极线300的上部309和第一电介质层200中的第一沟槽203的侧壁之间。
[0041]如上所述，第一电极线300被形成为具有倾斜的侧壁。因而，随着第一电极线300的边缘部303被刻蚀地更多，第一电极线300的上部309的宽度可以减小。结果，相邻的第一电极线300的上部309之间的距离可增加。
[0042]参见图6，存储层400形成在第一电介质层200和第一电极线300上，且填充边缘谷204。由于存在填充边缘谷204的接触延伸部404，所以存储层400和第一电极线300之间的接触区域可增加。即，存储层400和具有凸顶表面的第一电极线300之间的接触区域可以比如果存储层400与具有平顶表面302的第一电极线300直接接触形成的接触区域更大。这可导致非易失性存储器件的集成密度增加。
[0043]存储层400可以由具有根据施加至其的电压或电流而变化的至少两种电阻状态的材料形成。即，存储层400可以由电阻转变材料形成。
[0044]在一个实施例中，存储层400可以包括电阻值根据施加至其的电场而变化的材料，诸如超巨磁阻(CMR)材料或镨钙锰氧化物(PivxCaxMnO3)(被称作为“PCMO”)材料。在另一个实施例中，存储层400可以包括具有非化学计量组成的二元过渡金属氧化物材料。
[0045]在一些实施例中，存储层400可以包括具有非化学计量组成的过渡金属氧化物材料，诸如氧化钛(Ti4O7)材料。在其他的实施例中，存储层400可以包括具有非晶状态的硫族化物材料。在其他的实施例中，存储层400可以包括掺杂铬(Cr)或铌(Nb)的铁电材料(诸如锶钛氧化物(SrT13)材料或锶锆