垂直存储器件的制作方法

文档序号:8499324阅读:333来源:国知局
垂直存储器件的制作方法
【技术领域】
[0001]示例实施方式涉及垂直存储器件。更具体地,示例实施方式涉及包括垂直沟道的非易失性存储器件。
【背景技术】
[0002]近来,已经开发了包括相对于衬底的表面反复地层叠的多个存储单元的垂直存储器件,以实现更高的集成度。在垂直存储器件中,沟道可以从衬底的表面竖直地突出,围绕沟道的栅线和绝缘层可以被反复地层叠。
[0003]随着垂直存储器件的集成度变得更大,存储单元的层叠数和沟道的高度可以增大。于是,会期望提高垂直存储器件的工作可靠性。

【发明内容】

[0004]示例实施方式涉及具有提高的可靠性的垂直存储器件。
[0005]根据示例实施方式,一种垂直存储器件包括下绝缘层、在下绝缘层上的低电阻层、在低电阻层上的沟道层、在沟道层上的多个垂直沟道、以及多个栅线。垂直沟道在相对于沟道层的顶表面垂直的第一方向上延伸。栅线围绕垂直沟道的外侧壁,并且在第一方向上层叠并且彼此间隔开。
[0006]在示例实施方式中,垂直存储器件可以进一步包括在低电阻层和沟道层之间的欧姆接触层。
[0007]在示例实施方式中,欧姆接触层和沟道层可以包括掺以P型杂质的多晶硅。欧姆接触层的杂质浓度可以大于沟道层的杂质浓度。
[0008]在示例实施方式中,低电阻层可以包括金属、金属氮化物和金属硅化物至少之一。这些可以被单独使用,或者以其组合的方式使用。
[0009]在示例实施方式中,低电阻层可以具有埋在下绝缘层中的直线形状或者岛形状。
[0010]在示例实施方式中,下绝缘层可以包括至少一个沟槽,低电阻层可以填充沟槽的下部。垂直存储器件可以进一步在低电阻层上包括欧姆接触图案。欧姆接触图案可以填充沟槽的剩余部分。
[0011]根据示例实施方式,一种垂直存储器件包括下绝缘层、在下绝缘层上的第一沟道层、在第一沟道层上的第二沟道层、在第一沟道层上的多个垂直沟道、以及多个栅线。第二沟道层和第一沟道层在相对于第二沟道层的顶表面垂直的第一方向上彼此间隔开。垂直沟道在第一方向上延伸。栅线围绕垂直沟道的外侧壁。栅线在第一方向上被层叠为彼此间隔开。栅线在下绝缘层上。
[0012]在示例实施方式中,第一沟道层和第二沟道层可以包括掺以P型杂质的多晶硅。第一沟道层的杂质浓度可以大于第二沟道层的杂质浓度。
[0013]在示例实施方式中,第一沟道层的厚度可以大于第二沟道层的厚度。
[0014]在示例实施方式中,垂直存储器件可以还包括将第一沟道层和第二沟道层彼此连接的半导体图案。垂直沟道可以在半导体图案上。
[0015]在示例实施方式中,第二沟道层可以围绕半导体图案的外侧壁,并且可以用作地选择晶体管(GST)的沟道。
[0016]在不例实施方式中,垂直沟道可以包括第一垂直沟道和第二垂直沟道。第一垂直沟道可以在第二沟道层上,第二垂直沟道可以与第一垂直沟道的内壁邻接,并且可以穿过第二沟道层延伸。
[0017]在示例实施方式中,第二垂直沟道可以接触第一沟道层。
[0018]在示例实施方式中,第一沟道层可以包括多个线图案,并且线图案的每一个可以重叠至少一个包括多个垂直沟道的沟道列。
[0019]在示例实施方式中,垂直存储器件可以还包括在半导体衬底上的周边电路。下绝缘层可以形成在半导体衬底上从而覆盖周边电路。
[0020]根据示例实施方式,一种垂直存储器件可以在沟道层的底表面下面包括包括例如金属的低电阻层,从而沟道层的电阻可以降低。根据示例实施方式,沟道层可以具有包括第一沟道层和第二沟道层的双层结构。第一沟道层可以包括相对高浓度的杂质。第二沟道层可以包括相对低浓度的杂质。第二沟道层可以被提供为地选择晶体管(GST)的沟道,第一沟道层可以被提供为与垂直沟道接触的衬底。进一步,第一和第二沟道层可以通过垂直沟道彼此形成并联连接。因此,沟道层的电阻可以被降低,同时维持GST的驱动或者操作性會K。
[0021]如上所述,沟道层的电阻和GST的泄漏电流可以被降低,从而垂直存储器件的驱动或者运行可靠性可以被提高。
[0022]根据示例实施方式,一种垂直存储器件包括下绝缘层、在下绝缘层上的多个栅线、在栅线和下绝缘层之间的沟道层、在下绝缘层上的多个垂直沟道、以及在下绝缘层和垂直沟道之间的低电阻层和阱层中的至少一个。栅线在第一方向上彼此间隔开。栅线定义沟道孔和开口。垂直沟道在第一方向上延伸穿过栅线的沟道孔。
[0023]在示例实施方式中,低电阻层可以在下绝缘层和垂直沟道之间,沟道层可以在垂直沟道和低电阻层之间,沟道层的电阻可以大于低电阻层的电阻。
[0024]在示例实施方式中,半导体图案可以在下绝缘层上,并且垂直沟道可以在半导体图案上。
[0025]在示例实施方式中,垂直存储器件可以还包括分隔绝缘层。阱层可以在下绝缘层和垂直沟道之间。沟道层可以在分隔绝缘层上。分隔绝缘层可以在阱层和沟道层之间。
[0026]在示例实施方式中,垂直存储器件可以还包括电连接至垂直沟道的位线、公共源线、以及沟道孔中的电介质层结构。电介质层结构可以在垂直沟道和栅线之间。沟道层可以包括通过栅线中的开口暴露的杂质区域,并且公共源线可以被电连接至杂质区域。
【附图说明】
[0027]由以下结合附图的详细说明,示例实施方式将被更清楚地理解。附图示出如本文所述的非限制性示例实施方式。附图不必按比例绘制,相反,重点在于示出发明构思的原理。附图中:
[0028]图1是剖视图,其示出根据示例实施方式的一垂直存储器件;
[0029]图2至16是剖视图,其示出制造根据示例实施方式的一垂直存储器件的方法;
[0030]图17是剖视图,其示出根据示例实施方式的一垂直存储器件;
[0031]图18至21是剖视图,其示出制造根据示例实施方式的一垂直存储器件的方法;
[0032]图22是剖视图,其示出根据示例实施方式的一垂直存储器件;
[0033]图23至26是剖视图,其示出制造根据示例实施方式的一垂直存储器件的方法;
[0034]图27是剖视图,其示出根据示例实施方式的一垂直存储器件;
[0035]图28至37是剖视图,其示出制造根据示例实施方式的一垂直存储器件的方法;
[0036]图38是剖视图,其示出根据示例实施方式的一垂直存储器件;
[0037]图39A和39B是剖视图,其示出根据示例实施方式的垂直存储器件;
[0038]图40是剖视图,其示出根据示例实施方式的一垂直存储器件;
[0039]图41至47是剖视图,其示出制造根据示例实施方式的一垂直存储器件的方法;
[0040]图48A和48B是剖视图,其示出根据示例实施方式的垂直存储器件;
[0041]图49至52是剖视图,其示出制造根据示例实施方式的一垂直存储器件的方法;
[0042]图53A至53C是剖视图,其示出根据示例实施方式的垂直存储器件;
[0043]图54是剖视图,其示出根据示例实施方式的一垂直存储器件;
[0044]图55是俯视图,其示出根据示例实施方式的一垂直存储器件;
[0045]图56A至56C是剖视图,其示出根据示例实施方式的垂直存储器件;
[0046]图57是剖视图,其示出根据示例实施方式的一垂直存储器件;
[0047]图58是剖视图,其示出根据示例实施方式的一垂直存储器件;以及
[0048]图59是剖视图,其示出根据示例实施方式的一垂直存储器件;
[0049]图60是剖视图,其示出根据示例实施方式的一垂直存储器件;
[0050]图61是剖视图,其示出根据示例实施方式的一垂直存储器件;以及
[0051]图62是剖视图,其示出根据示例实施方式的一垂直存储器件。
【具体实施方式】
[0052]以下将参照示出一些示例实施方式的附图更充分地描述各种各样的示例实施方式。然而,发明构思可以以诸多不同的形式实施,且不应当被解释为限于本文中阐述的示例实施方式。更确切地,这些示例实施方式被提供,从而本说明书将会透彻且完整,且将充分地将发明构思的范围传达给本领域技术人员。附图中,为了清楚起见,层和区域的尺寸和相对尺寸可以被夸大。图中相同的附图字符和/或附图标记表示相同的元件,于是其描述可以被省略。
[0053]将理解,当一元件或层被称为“在”另一元件或层“上”、“连接到”另一元件或层、或“联接到”另一元件或层时,它可以直接在所述另一元件或层上、直接连接到所述另一元件或层、或直接联接到所述另一元件或层,或者可以存在居间元件或层。相反,当一元件被称为“直接在”另一元件或层“上”、“直接连接到”另一元件或层、或“直接联接到”另一元件或层时,没有居间元件或层存在。相同的附图标记始终表示相同的元件。当在这里使用时,术语“和/或”包括相关所列项目中的一个或更多个的任何及所有组合。
[0054]将理解,虽然这里可以使用术语第一、第二、第三、第四等来描述各种各样的元件、部件、区域、层和/或部分,但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区别开。因此,以下讨论的第一元件、第一部件、第一区域、第一层或第一部分能被称为第二元件、第二部件、第二区域、第二层或第二部分,而不背离示例实施方式的教导。
[0055]为了描述方便,这里可以使用空间关系术语,诸如“在……下方”、“在……下面”、“下部的”、“在……上方”、“上部的”等,来描述如附图所示的一元件或特征的与另一(另一些)元件或特征的关系。将理解,空间关系术语旨在还涵盖除附图所示的取向之外,器件在使用或运行中的不同取向。例如,如果附图中的器件被翻转,则被描述为“在”其他元件或特征“下面”或“下方”的元件将会取向“在”所述其他元件或特征的“上方”。因此,示例性术语“在……下面”能够涵盖上方和下面两种取向。器件可以有其它取向(旋转90度或处于其它取向),这里所使用的空间关系描述词作相应地解释。
[0056]这里所使用的术语只是为了描述特定的示例实施方式,而非旨在限制示例实施方式。当在这里使用时,单数形式“一”和“该”也旨在包括复数形式,除非上下文清楚地指示另外的意思。还将理解,当在本说明书中使用时,术语“包括”和/或“包含”指定了所述特征、整体、步骤、操作、元件和/或部件的存在,但并不排除一个或更多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
[0057]这里参照剖视图描述了示例实施方式,这些剖视图是理想化示例实施例(和中间结构)的示意图。因此,作为例如制造技术和/或公差的结果的相对于图示的形状的变化将被预见到。因此,示例实施方式不应被解释为限于这里所示的区域的特定形状,而将包括例如由制造引起的形状偏差。例如,被示作矩形的注入区通常将具有圆的或弯曲的特征和/或在其边缘处注入浓度的梯度而不是从注入区到非注入区的二元变化。类似地,通过注入形成的嵌入区可以导致在嵌入区与通过其发生注入的表面之间的区域中的一些注入。因此,附图中示出的区域在本质上是示意性的,它们的形状不旨在示出器件的区域的实际形状,并且不旨在限制示例实施方式的范围。
[0058]除非另行定义,这里使用的所有术语(包括技术术语和科学术语)都具有示例实施方式所属领域内的普通技术人员通常所理解的同样的含义。将进一步理解的是,术语,诸如通用词典中所定义的术语,应当被解释为具有与它们在相关领域的语境中的含义相一致的含义,而将不在理想化或过于形式化的意义上被解释,除非本文明确地如此定义。
[0059]在本说明书中列举的图中,实质上垂直于沟道层的顶表面的方向被称为第一方向,实质上平行于沟道层的顶表面并且实质上彼此垂直的两个方向被称为第二方向和第三方向。另外,图中箭头标明的方向和与之相反的方向被认为是相同的方向。
[0060]虽然某(某些)剖视图的相应的俯视图和/或透视图可以不被示出,但是本文示出的器件结构的剖视图为沿着如在俯视图中示出的两个不同的方向和/或在如将在透视图中示出的三个不同的方向上延伸的多个器件结构提供支持。所述两个不同的方向可以彼此正交,或者可以不彼此正交。所述三个不同的方向可以包括可以与所述两个不同的方向正交的第三方向。所述多个器件结构可以被集成在同一电子器件中。例如,当在一剖视图中示出一器件结构(例如存储单元结构或者晶体管结构)时,一电子器件可以包括多个所述器件结构(例如多个存储单元结构或者多个晶体管结构),如所述电子器件的俯视图示出了那样。所述多个器件结构可以按阵列和/或按二维图案布置。
[0061]图1是剖视图,其示出根据示例实施方式的一垂直存储器件。
[0062]参见图1,垂直存储器件可以包括布置在沟道层106上的存储单元结构和布置在沟道层106之下的下部结构。
[0063]在示例实施方式中,沟道层106可以包括可以被掺以杂质的半导体。例如,沟道层106可以包括掺以杂质的多晶硅。例如,沟道层106可以包括P型杂质,诸如硼(B)或镓(Ga)。在此情形下,沟道层106可以用作P型阱(以下称为P阱)。沟道层106可以是阱层O
[0064]沟道层106上的存储单元结构可以包括:半导体图案130,其从沟道层106突出;垂直沟道145,其在半导体图案130上在第一方向上延伸;电介质层结构140,其围绕垂直沟道145的外侧壁;以及多个栅线180 (180a至180f),其在电介质层结构140的外侧壁上至少部分地围绕垂直沟道145,并且在第一方向上彼此间隔开。虽然图1示出彼此交替地层叠的栅线180a至180f和绝缘中间层图案116a至116f,但是示例实施方式不局限于此,并且栅线180和绝缘中间层图案116的数量可以改变。
[0065]半导体图案130可以填充沟道孔120的下部,沟道层106的顶表面可以通过沟道孔120被暴露。半导体图案130可以接触沟道层106的顶表面。在示例实施方式中,半导体图案130可以包括多晶硅或者单晶硅。
[0066]在示例实施方式中,半导体图案130可以被部分地掩埋或者嵌入在沟道层106内。
[0067]垂直沟道145可以布置在半导体图案130上,并且可以具有中空的圆柱形形状或者杯子形状。垂直沟道145可以包括半导体,诸如多晶硅或者单晶硅。垂直沟道145可以包括杂质。例如,垂直沟道145可以包括掺以诸如B或Ga的P型杂质的杂质区域。
[0068]多个垂直沟道145可以沿第三方向排列以定义沟道列。可以沿第二方向形成多个沟道列。
[0069]第一填充层图案150可以形成在垂直沟道145中。第一填充层图案150可以具有柱子形状或者实心的圆柱形形状。第一填充层图案150可以由诸如硅氧化物和/或硅氮化物的电介质材料制成,但是示例实施方式不局限于此。
[0070]在示例实施方式中,垂直沟道145可以具有柱子形状或者实心的圆柱形形状。在此情形下,第一填充层图案150可以被省略。
[0071]电介质层结构140可以被布置在沟道孔120的侧壁上,并且在半导体图案130的顶表面的周边部分上。电介质层结构140可以具有杯子形状或者吸管形状。如果电介质层结构140具有杯子形状,则电介质层结构140的中心底部可以限定一开口。
[0072]电介质层结构140可以包括可以从垂直沟道145的外侧壁顺序层叠的隧道绝缘层图
当前第1页1 2 3 4 5 6 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1