案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0055]图1A和图1B是本发明一个实施例中一种阵列基板的结构示意图。参见图1A和图1B，该阵列基板包括单晶硅基板11、阵列电路层12和阳极导电层13。其中，单晶硅基板11上设有中央显示区域Al、第一周边区域A2和第二周边区域A3 ;中央显示区域Al包括多个像素区域PO。需要说明的是，中央显示区域Al内多个像素区域PO的设置可以根据具体显示应用需求进行设置，本发明对此不做限制。
[0056]在此基础之上，上述阵列电路层12形成在单晶硅基板11上，并包括有源区形成在单晶硅基板11内的若干个晶体管。由此，阵列电路层12在第一周边区域A2内形成扫描驱动电路12b、在第二周边区域A3内形成数据驱动电路12c、在每一像素区域PO内形成像素电路12a。此外，阳极导电层13在每一像素区域PO内的阵列电路层12上形成，用于分别在每一像素区域PO内输出有机发光层的驱动电流，并用于反射来自有机发光层的光线。
[0057]可以理解的是，扫描驱动电路12b、数据驱动电路12c以及像素电路12a用于相互配合来在每一像素区域PO内实现阳极导电层13的驱动电流的输出，并各自包括上述若干个晶体管的一部分，以实现各自的电路功能。当然，为了实现上述功能，阵列电路层12中还可以包括必要的电路连接线和其他电子元器件，本发明对此不做限制。
[0058]可以看出的是，本发明实施例的阵列基板主要用于形成有机发光二极管(OrganicLight-Emitting D1de，0LED)显示，因此可以参照现有的OLED显示装置对该阵列基板的具体结构进行设置，本发明对此不做限制。例如数据驱动电路所包含的数字电路结构都可以采用晶体管组成的逻辑门电路实现，扫描驱动电路所包含的移位寄存器单元可以采用现有晶体管电路实现，在此不再赘述。
[0059]而与现有OLED显示装置所不同的是，本发明实施例的阵列基板采用单晶硅基板11作为衬底，并将包括扫描驱动电路12b、数据驱动电路12c以及像素电路12a的阵列电路层12中若干个晶体管的有源区形成在单晶硅基板11内。由于单晶硅的载流子迀移率可以超过600cm2/V-sec，因此数据驱动电路和扫描驱动电路内部的晶体管都可以具有足够高的性能，并在保障性能的同时在现有技术的基础上缩小尺寸，使得数据驱动电路与扫描驱动电路不会占用很大的基板面积，反而可以缩小显示区外的面积，增加画面显示面积。
[0060]举例来说，图2是本发明一个实施例中增加画面显示面积的效果示意图。参见图2，由于采用单晶硅基板并将晶体管的有源区制作在该单晶硅基板内，因而相比于现有技术而言扫描驱动电路中晶体管的尺寸都可以在保障性能的前提下缩小。从而，用于形成扫描驱动电路的第一周边区域A2的面积就可以缩小，在基板面积不变的情况下使得中央显示区域Al可以沿箭头所示的方向向两边扩张，增加如虚线框所示的部分面积，并有利于第一周边区域A2所在的边框区域的窄化。
[0061]图3是本发明一个实施例中减小装置尺寸的效果示意图。参见图3，本发明实施例中像素电路与扫描驱动电路中所有晶体管的尺寸都可以相较于现有技术缩小，因此在保障电路性能和像素数目不变的情况下可以整体缩小其在基板上所占的面积。而且，单晶硅基板上形成的数据驱动电路在晶体管优异性能的前提下也不会占用基板很大的面积，因此相比于其尺寸如图3中虚线方框所示的现有的显示装置，本发明实施例的阵列基板所形成的显示装置可以具有更小的尺寸。
[0062]图4A、图4B和图4C分别是非晶娃(a-Si)制程下、多晶娃(p-Si)制程下和本发明一个实施例中的显示分辨率的对比示意图。参见图4，相比于非晶硅(a-Si)和多晶硅(P-Si)而言，本发明实施例中每一像素区域内晶体管的尺寸都可以在保障性能的前提下缩小，因此可以在同样尺寸的区域内排布更多的像素单元以实现更高的分辨率。
[0063]在此基础之上，作为一种上述阵列电路层12的结构示例，图5是本发明一个实施例中一种阵列基板的剖面结构示意图。参见图5，上述阵列电路层12具体包括下述结构:形成在单晶硅基板11上的第一绝缘层21 ;形成在第一绝缘层上的第一金属层22 ;覆盖第一金属层22和第一绝缘层21的第二绝缘层23 ;形成在第二绝缘层23上的第二金属层24 ;以及覆盖第二金属层24和第二绝缘层23的平坦化层25。
[0064]具体来说，上述第一金属层22包括若干个晶体管的栅电极的图形，上述第二金属层24包括若干个晶体管的源电极的图形和漏电极的图形，在若干个晶体管的形成区域内，单晶硅基板11内形成有有源区11a。而且，第一绝缘层21和第二绝缘层23中形成有多个第一过孔H1，以使若干个晶体管的源电极的图形和漏电极的图形通过多个第一过孔Hl与单晶硅基板11内的有源区Ila接触。从而，第一绝缘层21和第二绝缘层23可以作为上述若干个晶体管的栅绝缘层，起到保持栅电极与有源区之间、以及栅电极与源电极或漏电极之间的电绝缘的作用。
[0065]如图5所示，源电极与漏电极可以分别与有源区Ila在不同位置处接触，以在有源区Ila内形成可以生成源漏电流的沟道区，并使得栅电极在沟道区的对应位置处进行设置，以实现晶体管的功能。当然，上述若干个晶体管的具体类型需要根据有源区Ila的形成材料决定，并可以均为P型的薄膜晶体管(Thin Film Transistor，TFT)以统一制作工艺，降低制作成本并提升晶体管性能的稳定性。可以理解的是，在确定晶体管是N型还是P型之后，源电极与漏电极的连接方式是本领域技术人员可以根据具体应用情形可以确定的，在此不再赘述。
[0066]此外，在每一像素区域内，平坦化层25中形成有用于将第二金属层24中至少一个晶体管的源电极的图形或漏电极的图形连接至阳极导电层13的第二过孔H2。也就是说，一个像素区域PO内的像素电路12a中应至少包括一个与阳极金属层13相连的晶体管，而且该晶体管的源电极或漏电极可以通过平坦化层25中的第二过孔H2与阳极导电层13相连，以实现上述有机发光层的驱动电流的输出。
[0067]可以理解的是，上述若干个晶体管的具体数目可以根据所选用的扫描驱动电路12b、数据驱动电路12c和像素电路12a的具体电路结构来进行确定，本发明对此不做限制。
[0068]另一方面，作为阵列电路层12中电路连接关系的示意，图6是本发明一个实施例中一种阵列基板中的电路连接关系示意图。如图6所示，上述扫描驱动电路12b与如G1、G2、G3、G4所示的多行扫描线相连，上述数据驱动电路12c与如Dl、D2、D3、D4、D5所示的多列数据线相连。在此基础之上，上述多个像素区域PO由形成在中央显示区域Al内的多行扫描线与多列数据线交叉限定出来。其中，每一像素区域PO内的像素电路12a均各自连接一行扫描线和一列数据线；像素电路12a用于在扫描线上的信号的控制下根据来自数据线的数据电压生成流向阳极导电层13的驱动电流。由此，在扫描驱动电路12b、数据驱动电路12c和像素电路12a的协同作用下，本发明实施例的阵列电路层12可以在每一像素区域PO内实现阳极导电层13的驱动电流的输出。可以理解的是，扫描线的数量、数据线的数量、像素区域的数量、扫描驱动电路12b的信号输出端口的数量以及数据驱动电路12c的数据电压的输出端口的数量均是可以根据具体应用场景进行设置的，本发明对此不做限制。
[0069]此外，在图5所示的剖面结构中，第一金属层22可以包括上述多行扫描线的图形，第二金属层24可以包括上述多列数据线的图形，从而以同层连接的方式实现如图6所示的电路连接关系。当然，也可以使第二金属层24包括上述多行扫描线的图形，而第一金属层22包括上述多列数据线的图形，从而可以解决在某些情形下增大栅电极的图形的厚度，或解决某些情形下金属层之间耦合电容过大的问题。在此实施方式中，需要在第二绝缘层23中设置新的连接过孔来实现如图6所示的电路连接关系。
[0070]另外在上述任意一种阵列基板的结构中可以理解的是，上述若干个晶体管中的任一晶体管的形成区域占阵列基板的面积可以均小于第一预定值。需要说明的是，该第一预定值代表了所有晶体管的尺寸上限，并可以对应不同的沟道宽长比有着不同的具体数值，具体应用场景中可以通过对单晶硅基板的实际参数测定来设定该第一预