发光二极管结构的制作方法
【专利说明】发光二极管结构
[0001]本发明是2011年7月13日所提出的申请号为201110195666.3、发明名称为《发光二极管结构》的发明专利申请的分案申请。
技术领域
[0002]本发明涉及一种光电元件结构，尤其涉及一种发光二极管结构。
【背景技术】
[0003]由于发光二极管(light emitting d1de, LED)结构具有低功率消耗、环保、使用寿命长及反应速率快等优势，因此已被广泛地应用在照明领域及显示领域中。为了提升发光二极管的亮度，大尺寸的芯片逐渐被开发出来。然而，现有的发光二极管结构的电极设计具有造成电流分散性不佳的缺点，而使得此电极设计不适合用于大尺寸的芯片。
[0004]为改善上述的电流分散性不佳的问题，另一种现有电极被发展出来。此种现有电极包括配置于N型掺杂半导体层上的第一指叉状电极以及配置于P型掺杂半导体层上的第二指叉状电极。第一指叉状电极与第二指叉状电极分别具有多个第一分支部与多个第二分支部，其中相邻的二个第一分支部中间仅配置有一个第二分支部。虽然此电极设计可改善电流分散性不佳的问题，但在此电极设计下，由于电子与电洞的迀移率(mobility)不同，电子的迀移率较电洞的迀移率快，因此自第一分支部发出的电子传递至第二分支部时(或第二分支部发出的电洞传递至第一分支部时)，第二分支部旁(或第一分支部旁)的电子浓度与电洞浓度差异极大，而使电子与电洞复合(recombinat1n)机率较低，进而使得具有此种现有电极的发光二极管结构的发光效率不佳。
【发明内容】
[0005]本发明提供一种发光二极管结构，其具有高发光效率。
[0006]本发明的一实施例提出一种发光二极管结构，包括第一型掺杂半导体层、第二型掺杂半导体层、配置于第一型掺杂半导体层与第二型掺杂半导体层之间的发光层以及至少一单元。单元包括配置于第一型掺杂半导体层上的第一电极以及配置于第二型掺杂半导体层上的第二电极。第一电极包括多个第一分支部，第二电极包括多个第二分支部。第一电极及第二电极暴露单元的中间区域，且中间区域位于多个第二分支部之间，第二电极位于多个第一分支部之间。
[0007]本发明的一实施例提出一种发光二极管结构，包括第一型掺杂半导体层、第二型掺杂半导体层、配置于第一型掺杂半导体层与第二型掺杂半导体层之间的发光层以及至少一单元。单元包括配置于第一型掺杂半导体层上的第一电极以及配置于第二型掺杂半导体层上的第二电极。第一电极包括多个第一分支部，第二电极包括多个第二分支部。第一电极及第二电极暴露单元的中间区域，且第一分支部与中间区域的距离较第二分支部与中间区域的距离远。
[0008]基于上述，本发明的实施例的发光二极管结构藉由在第一电极的相邻二第一分支部之间配置至少二第二电极的第二分支部，可使得发光二极管结构中上的电子与电洞浓度较为匹配，此可有效促进电子与电洞的复合，进而提高发光二极管结构的发光效率。
[0009]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0010]图1为本发明一实施例的发光二极管结构的上视示意图。
[0011]图2为对应图1的A-A’线所示的剖面图。
[0012]图3为对应图1的B-B’线所示的剖面图。
[0013]图4示出本发明一实施例的发光二极管结构接合在电路板上的情形。
[0014]图5为本发明一实施例的发光二极管结构的上视示意图。
[0015]附图标记:
[0016]100:发光二极管结构
[0017]102:第一型掺杂半导体层
[0018]102a:平台部
[0019]102b:下陷部
[0020]104:第二型掺杂半导体层
[0021]106:发光层
[0022]108:第一电极
[0023]108a:第一分支部
[0024]108b:第一接垫
[0025]108c:第一电极的U字形的开口
[0026]110:第二电极
[0027]110a:第二分支部
[0028]110b:第二接垫
[0029]110c:第二电极的U字形的开口
[0030]112:透明导电层
[0031]200:导电凸块
[0032]300:电路板
[0033]D1、D2:厚度
[0034]H1、H2:距离
[0035]T1、T2、T3、T4:端点
【具体实施方式】
[0036]图1为本发明一实施例的发光二极管结构的上视示意图。图2为对应图1的Α-Α’线所示的剖面图。图3为对应图1的Β-Β’线所示的剖面图。
[0037]请同时参照图1、图2及图3，本实施例的发光二极管结构100包括第一型掺杂半导体层102、第二型掺杂半导体层104、发光层106、第一电极108以及第二电极110。发光层106配置于第一型掺杂半导体层102与第二型掺杂半导体层104之间。第一电极108配置于第一型掺杂半导体层102上，而第二电极110配置于第二型掺杂半导体层104上。在本实施例中，第一型掺杂半导体层102例如为N型半导体层，而第二型掺杂半导体层104例如为P型半导体层。发光层106例如为氮化镓(gallium nitride, GaN)层与氮化铟镓(indiumgallium nitride, InGaN)层交替堆叠的多重量子讲结构(Multiple Quantum Well，MQW)。然而，在其他实施例中，发光层106亦可以是量子讲结构。第一电极108与第二电极110的材质为导电材料，以单一层或是多层导电材料堆叠，其包括金、钛、铝、铬、铂、其他导电材料或这些材料的组合。但本发明不以上述为限。
[0038]更详细地说，本实施例的第一型掺杂半导体层102具有相连接的平台部102a与下陷部102b，平台部102a的厚度D1大于下陷部102b的厚度D2。发光层106与第二型掺杂半导体层104配置平台部102a上，且第一电极108配置于下陷部102b上。在一实施例中，发光二极管结构100可利用覆晶(flip chip)的方式来封装。如图4所示，本实施例可利用导电凸块200接合(bonding)第一电极108与电路板300及接合第二电极110与电路板300。如此一来，使用者便可通过电路板300操作本实施例的发光二极管结构100。然而，在另一实施例中，发光二极管结构100亦可采用打线结合的方式来封装，亦即可利用接合导线来接合第一电极108与电路板300及接合第二电极110与电路板300，而此时第一电极108与第二电极110背对电路板300。
[0039]此外，本实施例的发光二极管结构100可进一步包括透明导电层112。透明导电层112可配置于第二电极110与第二型掺杂半导体层104之间。第二型掺杂半导体层104可藉由透明导电层112与第二电极110形成良好的欧姆接触(ohmic contact)。透明导电层112的材质例如为铟锡氧化物(indium tin oxide，ΙΤ0)、铟锌氧化物(indium zincoxide, ΙΖ0)、氧化锌(zinc oxide, ZnO)、铟锡锌氧化物(indium tin zinc oxide, ΙΤΖ0)、招锡氧化物(aluminum tin oxide, ΑΤΟ)、招锌氧化物(aluminum zinc oxide, ΑΖ0)或其他适当的透明导电材质。
[0040]本实施例的第一电极108包括多个第一分支部108a，而本实施例的第二电极110亦包括多个第二分支部110a。详言之，如图1所示，本实施例的第一电极108包括二个第一分支部108a，而本实施例的第二电极110包括二个第二分支部110a。(图1中示出二个第一分支部108a及二个第二分支部110a为代表，但本发明的发光二极管结构并不限于图1中所示，图5为本发明另一实施例的发光二极管结构的上视示意图，请参照图5，此实施例的电极可由图1所示的第一电极108与第二电极110构成的单元U重复排列而成。
[0041]值得特别注意的是，在本实施例中，相邻的二个第一分支部108a之间配置有至少二个第二分支部110a(图1中示出二个第二分支部110a为代表，但本发明不限于此，在其他实施例中，相邻的二个第一分支部108a之间亦可配置有二个以上的第二分支部110a)。在本实施例中，每一所述第一分支部与相邻的所述第二分支部之间的2倍最短距离HI大于或等于相邻的二所述第二分支部之间的最大距离H2，但本发明不限于此，距离H1与距离H2皆可视实施的设计需求而调整。
[0042]上述的电极设计(相邻的二个第一分支部108a之间配置有至少二个第二分支部110a)可改善现有技术中因电子与电洞迀移率(mobility)不同而造成的发光效率不佳的问题。详细说明如下:由于电子的迀移率较电洞快，因