Ldmos晶体管及其形成方法
【技术领域】
[0001]本发明涉及半导体制作领域，特别涉及一种LDM0S晶体管及其形成方法。
【背景技术】
[0002]功率场效应管主要包括垂直双扩散场效应管(VDMOS，Vertical Double-DiffusedM0SFET)和横向双扩散场效应管(LDMOS，Lateral Double-Diffused M0SFET)两种类型。其中，相较于垂直双扩散场效应管(VDM0S)，横向双扩散场效应管(LDM0S)具有诸多优点，例如，后者具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路。
[0003]现有技术中，一种常规的N型横向双扩散场效应管(LDM0S晶体管)结构如图1所示，包括:半导体衬底(图中未示出)，位于半导体衬底中的P阱100 ;位于P阱100内的N型漂移区101 ;位于N型漂移区101中的浅沟槽隔离结构104，所述浅沟槽隔离结构104用于增长横向双扩散场效应管导通的路径，以增大横向双扩散场效应管的击穿电压；位于N型漂移区101 —侧的P阱100内的P型体区106 ;位于半导体衬底上的栅极结构105，所述栅极结构105横跨所述P型体区106和N型漂移区101，并部分位于浅沟槽隔离结构104上，所述栅极结构105包括位于半导体衬底上的栅介质层、位于栅介质层上的栅电极、位于栅介质层和栅电极两侧侧壁上的侧墙；位于栅极结构105 —侧的P型体区106内的源区102，和位于栅极机构105的另一侧的N型漂移区101内的漏区103，源区102和漏区103的掺杂类型为N型。
[0004]但是现有的横向双扩散场效应管(LDM0S晶体管)的性能仍有待提高。
【发明内容】
[0005]本发明解决的问题是怎样增长LDM0S晶体管的导通路径，增大击穿电压。
[0006]为解决上述问题，本发明提供一种LDM0S晶体管的形成方法，其特征在于，包括:提供半导体衬底，所述半导体衬底具有第一掺杂类型；刻蚀所述半导体衬底，在所述半导体衬底内形成若干第一沟槽；在若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及相邻第一沟槽之间的半导体衬底表面内形成漂移区，所述漂移区具有第二掺杂类型，第二掺杂类型与第一掺杂类型相反；形成漂移区后，在若干第一沟槽中填充隔离材料，形成若干第一浅沟槽隔离结构；在漂移区一侧的半导体衬底内形成体区，所述体区的掺杂类型与漂移区的掺杂类型相反；在所述半导体衬底上形成栅极结构，所述栅极结构横跨覆盖部分所述体区、漂移区和与体区距离最近的一个第一浅沟槽隔离结构的表面；在所述栅极结构一侧的体区内形成源区；在与体区距离最远的一个第一浅沟槽隔离结构一侧的漂移区内形成漏区。
[0007]可选的，所述漂移区的形状为“W”型或“波浪”型，所述漂移区通过第一离子注入形成。
[0008]可选的，位于相邻的第一沟槽之间的半导体衬底表面内和第一沟槽侧壁的半导体衬底内的部分漂移区厚度为200?1000埃，位于第一沟槽底部的半导体衬底内的部分漂移区厚度为400埃?2微米。
[0009]可选的，第一离子注入的剂量为1E2?5E3atom/cm2、注入的角度为0?45°。
[0010]可选的，所述第一沟槽的侧壁为倾斜侧壁，倾斜侧壁的倾斜角度为50?80°。
[0011]可选的，所述第一沟槽的数量为> 2个，所述第一沟槽的深度为2500?4500埃，第一沟槽的宽度为0.5?10微米，相邻第一沟槽之间的间距为0.2?1微米。
[0012]可选的，所述第一掺杂类型为P型，第二掺杂类型为N型。
[0013]可选的，所述第一掺杂类型为N型，第二掺杂类型为P型。
[0014]可选的，所述漂移区一侧的半导体衬底内还形成有第一掺杂区，所述第一掺杂区的掺杂类型与半导体衬底的掺杂类型相同。
[0015]可选的，所述源区一侧的体区内形成有第二浅沟槽隔离结构，第二浅沟槽隔离结构的深度小于体区的深度；第二浅沟槽隔离结构一侧的体区内还形成有第二掺杂区，第二掺杂区的掺杂类型与体区的掺杂类型相同。
[0016]可选的，所述第一浅沟槽隔离结构和第二浅沟槽隔离结构的材料为氧化硅。
[0017]可选的，所述栅极结构包括位于半导体衬底上的栅介质层、位于栅介质层上的栅电极以及位于栅介质层和栅电极两侧的侧墙。
[0018]本发明还提供了一种LDM0S晶体管，包括:半导体衬底，所述半导体衬底具有第一掺杂类型；位于所述半导体衬底内的若干第一沟槽；位于若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及相邻第一沟槽之间的半导体衬底表面内的漂移区，所述漂移区具有第二掺杂类型，第二掺杂类型与第一掺杂类型相反；填充满若干第一沟槽的若干第一浅沟槽隔离结构，第一浅沟槽隔离结构覆盖部分所述漂移区；位于漂移区一侧的半导体衬底内的体区，所述体区的掺杂类型与漂移区的掺杂类型相反；位于所述半导体衬底上的栅极结构，所述栅极结构横跨覆盖部分所述体区、漂移区和与体区距离最近的一个第一浅沟槽隔离结构的表面；在所述栅极结构一侧的体区内形成源区；在与体区距离最远的一个第一浅沟槽隔离结构一侧的漂移区内形成漏区。
[0019]可选的，所述漂移区的形状为“W”型或“波浪”型。
[0020]可选的，位于相邻的第一沟槽之间的半导体衬底表面内和第一沟槽侧壁的半导体衬底内的部分漂移区厚度为200?1000埃，位于第一沟槽底部的半导体衬底内的部分漂移区厚度为400埃?2微米。
[0021]可选的，所述第一沟槽的侧壁为倾斜侧壁，倾斜侧壁的倾斜角度为50?80°。
[0022]可选的，所述第一沟槽的数量为> 2个，第一沟槽的深度为2500?4500埃，第一沟槽的宽度为0.5?10微米，相邻第一沟槽之间的间距为0.2?1微米。
[0023]可选的，所述第一掺杂类型为P型，第二掺杂类型为N型。
[0024]可选的，所述第一掺杂类型为N型，第二掺杂类型为P型。
[0025]与现有技术相比，本发明的技术方案具有以下优点:
[0026]本发明的LDM0S晶体管的形成方法，在所述半导体衬底内形成若干第一沟槽；然后在若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及相邻第一沟槽之间的半导体衬底表面内形成漂移区，所述漂移区具有第二掺杂类型，第二掺杂类型与第一掺杂类型相反；形成漂移区后，在第一沟槽中填充隔离材料，形成第一浅沟槽隔离结构，本发明形成的漂移区是位于若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及第一沟槽之间的半导体衬底内，即形成的漂移区是沿着与若干第一沟槽侧壁和底部接触的半导体衬底和相邻第一沟槽之间的半导体衬底表面分布的，漂移区的等效长度增加，当LDMOS晶体管工作时，在漂移区中形成的导通路径的长度增加。
[0027]进一步，第一沟槽的倾斜侧壁的倾斜角度为50?80°，减小了第一离子注入时的难度，通过第一离子注入对第一沟槽侧壁的半导体衬底进行均匀的掺杂。
[0028]进一步，所述第一沟槽的数量为> 2个，所述第一沟槽的深度为2500?4500埃，第一沟槽的宽度为0.5?10微米，相邻第一沟槽之间的间距为0.2?1微米，使得后续在在若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及相邻第一沟槽之间的半导体衬底表面内形成漂移区在单位面积内等效长度较长，并且使第一沟槽占据的面积较小。
[0029]本发明的LDM0S晶体管，漂移区是位于若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及第一沟槽之间的半导体衬底内，即形成的漂移区是沿着与若干第一沟槽侧壁和底部接触的半导体衬底和相邻第一沟槽之间的半导体衬底表面分布的，漂移区的等效长度增加，当LDM0S晶体管工作时，在漂移区中形成的导通路径的长度增加。
【附图说明】
[0030]图1为现有技术LDM0S晶体管的结构不意图；
[0031]图2?图8为本发明实施例LDM0S晶体管的形成过程的结构示意图。
【具体实施方式】
[0032]现有技术形成的LDM0S晶体管的性能仍有待提高，比如通过现有技术中形成浅沟槽隔离结构对LDM0S晶体管导通路径的增加比较有限，即LDM0S晶体管击穿电压的增加比较有限。
[003