Pla、Plb和将焊盘电极Pla、Plb之间进行电连接的内部布线NH。由此，在半导体芯片CP1中，焊盘电极Pla、Plb和将焊盘电极Pla、Plb之间进行电连接的内部布线NH在电路结构上是可以不设置的部件，这些与形成在半导体芯片CP1内的任意电路均不电连接。在本实施方式中，不利用导线BW直接连接半导体芯片CP2的焊盘电极P2a和引线LD1，为了将半导体芯片CP1内作为迂回路径使用，特意将半导体芯片CP1的电路结构上不必要的焊盘电极Pla、Plb及内部布线NH设置在半导体芯片CP1上。S卩，将半导体芯片CP1的一部分(焊盘电极Pla、Plb及内部布线NH)作为用于电连接半导体芯片CP2的焊盘电极P2a和引线LD1的内插器(interposer)使用。由此，能够经由焊盘电极Pla、Plb及内部布线NH电连接半导体芯片CP2的焊盘电极P2a和引线LD1，从而与利用导线BW直接连接焊盘电极P2a和引线LD1的情况下的该导线BW的长度相比，能够缩短导线BW1、BW2的各长度。S卩，与上述图32(研究例)所示的导线BW的长度相比，能够缩短图33 (本实施方式)所示的导线BW(BW1、BW2)的各长度。
[0294]如上述图31及图32所示，在经由导线BW将半导体芯片CP2的焊盘电极P2a连接在引线LD上的情况下，该导线BW的长度变得相当长，在形成封固部MR的模塑工序(上述步骤S5)中，容易发生该长度长的导线BW因树脂材料而窜动的现象(所谓的导线窜动)。这导致导线BW的连接可靠性降低，而使半导体器件的可靠性降低。由此，导线BW的长度变长是不被期望的。
[0295]与之相对，在本实施方式中，与利用导线BW直接连接半导体芯片CP2的焊盘电极P2a和引线LD1的情况(与上述图31及图32的研究例对应)相比，能够缩短对半导体芯片CP2的焊盘电极P2a和引线LD1电连接所使用的导线BW(BW1、BW2)的长度。由此，在形成封固部MR的模塑工序(上述步骤S5)中，难以发生导线BW因树脂材料而窜动的现象，能够提高导线BW的连接可靠性。因此，能够提高半导体器件PKG的可靠性。
[0296]另外，如上述图31及图32的研究例所示，经由导线BW将半导体芯片CP2的焊盘电极P2a直接连接在引线LD上的情况下，将半导体芯片CP2的焊盘电极P2a和引线LD进行连接的导线BW的一部分会在俯视时与半导体芯片CP101重叠，该导线BW可能会与半导体芯片CP1接触并短路。这导致半导体器件的可靠性的降低。
[0297]与之相对，在本实施方式中，不是仅用1根导线直接连接半导体芯片CP2的焊盘电极P2a和引线LD1之间，而是经由导线BW1、半导体芯片CP1的焊盘电极Pla、内部布线NH、焊盘电极Plb及导线BW2进行电连接。将半导体芯片CP2的焊盘电极P2a和引线LD1电连接所需的导线BW1、BW2中的导线BW1与半导体芯片CP2的焊盘电极P2a和半导体芯片CP1的焊盘电极Pla连接，将导线BW2与半导体芯片CP1的焊盘电极Plb和引线LD1连接。由此，在本实施方式中，为了将半导体芯片CP2的焊盘电极P2a和引线LD1之间进行电连接，不使用对半导体芯片CP2的焊盘电极P2a和引线LD1直接连接的导线BW，从而能够防止将半导体芯片CP2的焊盘电极P2a和引线LD1直接连接的导线在俯视时与半导体芯片CP1重叠。因此，能够更可靠地防止不应该与半导体芯片CP1连接的导线与半导体芯片CP1接触并短路的情况。由此，能够提高半导体器件PKG的可靠性。
[0298]另外，在本实施方式中，更优选还具有以下特征。
[0299]S卩，优选地，在半导体芯片CP1的表面(主面)上，焊盘电极Pla配置在与半导体芯片CP2相对的边SD3侧，在半导体芯片CP2的表面(主面)上，焊盘电极P2a配置在与半导体芯片CP1相对的边SD5侧。S卩，优选地，焊盘电极Pla在半导体芯片CP1的表面(主面)的外周部上，配置在与半导体芯片CP2相对的边SD3侧，焊盘电极P2a在半导体芯片CP2的表面(主面)的外周部上，配置在与半导体芯片CP1相对的边SD5侧。由此，由于半导体芯片CP1的焊盘电极Pla和半导体芯片CP2的焊盘电极P2a成为相对，所以变得容易利用导线BW1连接半导体芯片CP1的焊盘电极Pla和半导体芯片CP2的焊盘电极P2a。因此，能够容易且可靠地经由导线BW1连接半导体芯片CP1的焊盘电极Pla和半导体芯片CP2的焊盘电极P2a。
[0300]另外，优选地，在半导体芯片CP1的表面(主面)上，焊盘电极Plb配置在与半导体芯片CP2相对的边SD3以外的边侧。S卩，优选地，焊盘电极Plb在半导体芯片CP1的表面(主面)的外周部上，配置在与半导体芯片CP2相对的边SD3以外的边侧。也就是说，优选地，焊盘电极Plb在半导体芯片CP1的表面(主面)上，不配置在边SD3侧，而配置在边SDK SD2、SD4中的任意一方。由此，变得容易利用导线BW2连接半导体芯片CP1的焊盘电极Plb和引线LD1。因此，能够容易且可靠地经由导线BW2连接半导体芯片CP1的焊盘电极Plb和引线LD1。此外，在图2、图3、图9及图20等的情况下，焊盘电极Plb在半导体芯片CP1的表面(主面)上，分别配置在边SD2侧和边SD4侧。
[0301]因此，更优选地，在半导体芯片CP1的表面(主面)上，焊盘电极Pla配置在与半导体芯片CP2相对的边SD3侧，焊盘电极Plb配置在边SD3以外的边侧，在半导体芯片CP2的表面(主面)上，焊盘电极P2a配置在与半导体芯片CP1相对的边SD5侧。由此，能够容易且可靠地经由导线BW1、半导体芯片CP1的焊盘电极Pla、内部布线NH、焊盘电极Plb及导线BW2将半导体芯片CP2的焊盘电极P2a连接在引线LD1上。
[0302]另外，配置在半导体芯片CP1的边SD2侧的焊盘电极Plb优选经由导线BW2与配置在封固部MR的侧面(边)MRc2上的引线LD1电连接。另外，配置在半导体芯片CP1的边SD4侧的焊盘电极Plb优选经由导线BW2与配置在封固部MR的侧面(边)MRc4上的引线LD1电连接。另外，若存在配置在半导体芯片CP1的边SD1侧的焊盘电极Plb，则该焊盘电极Plb优选经由导线BW2与配置在封固部MR的侧面(边)MRcl上的引线LD1电连接。即，针对经由导线BW2相互电连接的焊盘电极Plb和引线LD1，优选将引线LD1配置在沿着配置有该焊盘电极Plb的半导体芯片CP1的边(与该边相对)的封固部MR的侧面(边)上。由此，变得容易利用导线BW2连接半导体芯片CP1的焊盘电极Plb和引线LD1。因此，能够容易且可靠地经由导线BW2连接半导体芯片CP1的焊盘电极Plb和引线LD1。
[0303]另外，在本实施方式的半导体器件PKG中，由焊盘电极P2a、导线BW1、焊盘电极Pla、内部布线NH、焊盘电极Plb、导线BW2及引线LD1构成的导电路径设置1个以上，但也能够设置多个，在该情况下，在半导体芯片CP1中，还能够分别将焊盘电极Plb配置在多个边(这里为边SD2、SD4)。由此，能够将引线LD1分别配置在半导体器件PKG的多个侧面(这里为侧面MRc2、MRc4)上。
[0304]另外，在本实施方式中，在半导体芯片CP1中，将焊盘电极Pla、Plb之间电连接的内部布线NH优选沿着半导体芯片CP1的外周形成。另外，优选在半导体芯片CP1上形成有密封环SR，但在半导体芯片CP1上形成有密封环SR的情况下，将焊盘电极Pla、Plb之间电连接的内部布线NH优选在半导体芯片CP1中，沿着密封环SR形成在密封环SR的内侧(参照图21、图27及图28)。
[0305]由此，虽然在半导体芯片CP1上形成各种电路(这里是控制电路CLC、功率M0SFETQ1及感测M0SFETQ2)，但能够防止电连接焊盘电极Pla、Plb之间的内部布线NH成为障碍。由此，能够抑制伴随在半导体芯片CP1上设置焊盘电极Pla、Plb和将焊盘电极Pla、Plb之间电连接的内部布线NH而导致的半导体芯片CP1的面积的增加。因此，能够实现半导体芯片CP1的小型化(小面积化)，进而实现半导体器件PKG的小型化。另外，能够实现半导体芯片CP1的小型化(小面积化)，由此能够减少半导体芯片CP1的制造成本，进而能够减少半导体器件PKG的制造成本。
[0306]另外，在半导体芯片CP1中，连接焊盘电极Pla、Plb之间的内部布线NH(第一布线)包含布线M2A(第三布线)和布线M2A下层的布线M1A(第四布线)的情况下，优选地，布线M2A的厚度(T2)比布线M1A的厚度(T1)大，并且布线M1A的宽度(W1)比布线M2A的宽度(W2)大(参照上述图27?图29)。这里，布线M2A与焊盘电极Pla或焊盘电极Plb形成在同一层。针对厚度比布线M2A更小的布线M1A，通过增大布线M1A的宽度W1，能够抑制布线M1A的电阻(布线电阻)，针对厚度比布线M1A更大的布线M2A，通过减小布线M2A的宽度W2，能够抑制配置布线M2A所需的平面区域的面积。由此，能够以低电阻电连接焊盘电极Pla和焊盘电极Plb之间，并且实现半导体芯片CP1的小型化(小面积化)。
[0307]<变形例>
[0308]以下，对本实施方式的半导体器件PKG的变形例进行说明。
[0309]图35是表示本实施方式的半导体器件PKG的变形例的局部放大俯视透视图，与上述图9相当。图36是表示本实施方式的半导体器件PKG的变形例的电路图(电路框图)，与上述图19相当。这里，以下对图35及图36所示的变形例的半导体器件PKG标注附图标记PKG1并称为半导体器件PKG1。
[0310]图35及图36所示的变形例的半导体器件PKG1在以下方面与至此说明的上述半导体器件PKG不同。
[0311 ] S卩，在上述半导体器件PKG中，半导体芯片CP1的焊盘电极P1中的经由导线BW与半导体芯片CP2的焊盘电极P2电连接的焊盘电极P1都是焊盘电极Pla，其不与半导体芯片CP1内的电路电连接，而经由内部布线NH、焊盘电极Plb及导线BW2与引线LD1电连接。
[0312]与之相对，在图35及图36所示的变形例的半导体器件PKG1中，在半导体芯片CP1的焊盘电极P1中的经由导线BW与半导体芯片CP2的焊盘电极P2电连接的焊盘电极P1中，具有焊盘电极Pla和焊盘电极Pic。这里，焊盘电极Pla经由半导体芯片CP1的内部布线NH与焊盘电极P1电连接，而焊盘电极Pic经由半导体芯片CP1的内部布线(NH1)与形成在半导体芯片CP1上的某个电路(这里是上述控制电路CLC)电连接。在半导体芯片CP1中，电连接焊盘电极Pic和半导体芯片CP1内的电路(这里是上述控制电路CLC)的内部布线(NH1)能够通过上述布线Ml、M2形成。
[0313]此外，半导体芯片CP2的焊盘电极P2中的经由导线BW(BWl)与半导体芯片CP1的焊盘电极Pla电连接的焊盘电极P2和焊盘电极P2a对应，经由导线BW(BW3)与半导体芯片CP1的焊盘电极Pic电连接的焊盘电极P2和焊盘电极P2c对应。另外，导线BW中的将半导体芯片CP2的焊盘电极P2a和半导体芯片CP1的焊盘电极Pla电连接的导线BW和导线BW1对应，将半导体芯片CP2的焊盘电极P2c和半导体芯片CP1的焊盘电极Pic电连接的导线BW与导线BW3对应。
[0314]S卩，在图35及图36所示的变形例的半导体器件PKG1中，半导体芯片CP2的焊盘电极P2a经由导线BW1与半导体芯片CP1的焊盘电极Pla电连接，再经由半导体芯片CP1的内部布线NH与半导体芯片CP1的焊盘电极Plb电连接，再经由导线BW2与引线LD1电连接。即，在变形例的半导体器件PKG1中，由焊盘电极P2a、导线BW1、焊盘电极Pla、内部布线NH、焊盘电极Plb、导线BW2及引线LD 1构成的导电路径设置有1个以上，在图35及图36的情况下，设置有4个。
[0315]而且，在变形例的半导体器件PKG1中，半导体芯片CP2的焊盘电极P2c经由导线BW3与半导体芯片CP1的焊盘电极Pic电连接，再经由半导体芯片CP1的内部布线(NH1)与半导体芯片CP1内的电路(这里是上述控制电路CLC)电连接。S卩，在变形例的半导体器件PKG1中，从半导体芯片CP2的焊盘电极P2c经由导线BW3、焊盘电极Pic及半导体芯片CP1的内部布线(NH1)到半导体芯片CP1内的电路(这里是上述控制电路CLC)的导电路径设置有1个以上，在图35及图36的情况下，设置有2个。
[0316]也就是说，在上述实施方式的半导体器件PKG中，追加了从半导体芯片CP2的焊盘电极P2c经由将焊盘电极P2c、Pic之间进行连接的导线BW3、半导体芯片CP1的焊盘电极Pic及半导体芯片CP1的内部布线(NH1)到半导体芯片CP1内的电路(这里是控制电路CLC)的导电路径的结构与变形例的半导体器件PKG1对应。
[0317]变形例的半导体器件PKG1的其他结构与上述半导体器件PKG大致相同。
[0318]在这样的变形例的半导体器件PKG1中，也与上述半导体器件PKG同样地，设置从半导体芯片CP2的焊盘电极P2a经由导线BW1、半导体芯片CP1的焊盘电极Pla、内部布线NH、焊盘电极Plb及导线BW2到引线LD1的导电路径，由此能够得到与上述半导体器件PKG大致相同的效果。
[0319]以上，基于实施方式具体地说明了本发明人研发的发明，但本发明不限于所述实施方式，在不脱离其主旨的范围内能够进行各种变更。
[0320]除此以外，以下记载上述实施方式所记载的内容的一部分。
[0321][备注1]
[0322]一种半导体器件的制造方法，具有:
[0323](a)将具有第一焊盘、第二焊盘及将所述第一焊盘和所述第二焊盘进行电连接的第一布线的第一半导体芯片、以及具有第三焊盘的第二半导体芯片并列地配置在芯片搭载部上的工序；
[0324](b)经由第一导线电连接所述第二半导体芯片的所述第三焊盘和所述第一半导体芯片的所述第一焊盘，并经由第二导线电连接所述第一半导体芯片的所述第二焊盘和第一引线的工序；和
[0325](c)形成对所述第一、第二半导体芯片、所述第一引线的一部分、及所述第一、第二导线进行封固的封固体的工序，
[0326]所述第一引线与所述第一半导体芯片之间的距离比所述第一引线与所述第二半导体芯片之间的距离小，
[0327]所述第一焊盘、所述第二焊盘及所述第一布线与形成在所述第一半导体芯片内的任意电路均不电连接。
[0328][备注2]
[0329]在备注1的半导体器件的制造方法中，
[0330]所述第一半导体芯片具有背面电极，
[0331]在所述(a)工序中，所述第一半导体芯片的所述背面电极通过导电性的第一接合材料与所述芯片搭载部接合，所述第二半导体芯片的背面通过绝缘性的第二接合材料与所述芯片搭载部接合。
[0332][备注3]
[0333]在备注2的半导体器件的制造方法中，
[0334]在所述(a)工序中，在将所述第一半导体芯片的所述背面电极通过所述第一接合材料接合在所述芯片搭载部之后，将所述第二半导体芯片的背面经由所述第二接合材料接合在所述芯片搭载部。
[0335][备注4]
[0336]在备注3的半导体器件的制造方法中，
[0337]所述第一半导体芯片包含功率晶体管和控制所述功率晶体管的控制电路，
[0338]所述第二半导体芯片是用于控制所述第一半导体芯片的半导体芯片。
【主权项】
1.一种半导体器件，其具有: 第一半导体芯片； 第二半导体芯片； 多个引线； 多个导线；和 封固体，其封固所述第一半导体芯片、所述第二半导体芯片、所述多个引线的各自的一部分和所述多个导线， 所述半导体器件的特征在于， 所述第一半导体芯片具有第一焊盘、第二焊盘以及电连接所述第一焊盘和所述第二焊盘的第一布线， 所述第二半导体芯片具有第三焊盘， 所述第二半导体芯片的所述第三焊盘和所述第一半导体芯片的所述第一焊盘经由所述多个导线中的第一导线电连接， 所述第一半导体芯片的所述第二焊盘和所述多个引线中的第一引线经由所述多个导线中的第二导线电连接， 所述第一引线和所述第一半导体芯片之间的距离比所述第一引线和所述第二半导体芯片之间的距离小， 所述第一焊盘、所述第二焊盘及所述第一布线都不与形成在所述第一半导体芯片内的任意的电路电连接。2.如权利要求1所述的半导体器件，其特征在于， 还具有搭载所述第一半导体芯片及所述第二半导体芯片的芯片搭载部， 所述第一半导体芯片和所述第二半导体芯片并列地配置在所述芯片搭载部上， 所述封固体封固所述芯片搭载部的一部分， 所述多个引线配置在所述芯片搭载部的周围。3.如权利要求2所述的半导体器件，其特征在于， 所述第一半导体芯片包含多个电路， 所述第二半导体芯片是用于控制所述第一半导体芯片的半导体芯片。4.如权利要求2所述的半导体器件，其特征在于， 所述第一半导体芯片包含功率晶体管和控制所述功率晶体管的控制电路， 所述第二半导体芯片控制所述第一半导体芯片。5.如权利要求1所述的半导体器件，其特征在于， 具有搭载所述第一半导体芯片及所述第二半导体芯片的芯片搭载部， 所述第一半导体芯片具有背面电极， 所述第一半导体芯片的所述背面电极通过导电性的第一接合材料接合在所述芯片搭载部， 所述第二半导体芯片的背面通过绝缘性的第二接合材料接合在所述芯片搭载部。6.如权利要求1所述的半导体器件，其特征在于， 所述第一焊盘在所述第一半导体芯片的主面上，配置在与所述第二半导体芯片相对的第一边侧， 所述第三焊盘在所述第二半导体芯片的主面上，配置在与所述第一半导体芯片相对的第二边侧。7.如权利要求6所述的半导体器件，其特征在于， 所述第二焊盘在所述第一半导体芯片的主面上，配置在所述第一边以外的第三边侧。8.如权利要求7所述的半导体器件，其特征在于， 所述第一引线在所述封固体中，配置在沿着所述第一半导体芯片的所述第三边的第一侧面侧。9.如权利要求1所述的半导体器件，其特征在于， 所述第一半导体芯片还具有第四焊盘， 所述第二半导体芯片还具有第五焊盘， 所述第二半导体芯片的所述第五焊盘和所述第一半导体芯片的所述第四焊盘经由所述多个导线中的第三导线电连接， 所述第一半导体芯片的所述第四焊盘经由形成在所述第一半导体芯片内的第二布线与所述第一半导体芯片内的电路电连接。10.如权利要求1所述的半导体器件，其特征在于， 所述第一布线沿着所述第一半导体芯片的外周形成。11.如权利要求1所述的半导体器件，其特征在于， 在所述第一半导体芯片上形成有密封环， 所述第一布线在所述第一半导体芯片中，沿所述密封环形成在所述密封环的内侧。12.如权利要求1所述的半导体器件，其特征在于， 所述第一布线包含第三布线和与所述第三布线相比位于下层的第四布线。13.如权利要求12所述的半导体器件，其特征在于， 所述第三布线的厚度比所述第四布线的厚度大， 所述第四布线的宽度比所述第三布线的宽度大。14.如权利要求13所述的半导体器件，其特征在于， 所述第三布线与所述第一焊盘或所述第二焊盘形成在同一层。
【专利摘要】本发明提供一种半导体器件，目的在于提高半导体器件的可靠性。半导体器件具有半导体芯片(CP1、CP2)、多个引线、多个导线和将它们进行封固的封固部。半导体芯片(CP1)具有焊盘电极(P1a、P1b)和将焊盘电极(P1a、P1b)之间进行电连接的内部布线(NH)。半导体芯片(CP2)的焊盘电极(P2a)和半导体芯片(CP1)的焊盘电极(P1a)经由导线(BW1)电连接，半导体芯片(CP1)的焊盘电极(P1b)经由导线(BW2)与引线(LD1)电连接。引线(LD1)和半导体芯片(CP1)之间的距离比引线(LD1)和半导体芯片(CP2)之间的距离小。而且，焊盘电极(P1a、P1b)及内部布线(NH)都不与形成在半导体芯片(CP1)内的任意电路电连接。
【IPC分类】H01L25/065, H01L21/98, H01L23/495
【公开号】CN105470245
【申请号】CN201510634371
【发明人】锦泽笃志, 团野忠敏, 中村弘幸, 相马治, 上村圣
【申请人】瑞萨电子株式会社
【公开日】2016年4月6日
【申请日】2015年9月29日
【公告号】CN205039149U, EP3002784A1, US20160093557