具有去耦合的电容器的非对称密集非易失性存储器的制造方法
【技术领域】
[0001] 本公开总体上设及非易失性存储器领域，特别地设及非易失性存储器位单元布 局。
【背景技术】
[0002] 非易失性存储器(NVM)是指在不被供电时永久地存储信息位的存储器。非易失性 存储器位单元(NVM位单元)存储单个数据位。一些类型的NVM位单元使用具有浮置栅极的晶 体管来实现。浮置栅极上驻留的电荷的量决定位单元存储逻辑"r还是逻辑"0"。浮置栅极 称为"浮置"，因为栅极通过氧化物或电介质与周围环境电隔离。一些NVM可W在位单元中存 储多于一个状态。
[0003] 为了扩展存储器设备的应用并且降低其成本，理想的是，在给定区域中容纳大量 位单元。也理想的是，通过使用标准的互补金属氧化物半导体制造工艺（"CMOS"工艺）来减 小制造每个位单元的成本。当前可用的存储器设备包括邸PROM和FLA甜(W及eFLA甜），运二 者都具有缺点。当前，flash具有非常小的位单元，但是除了标准的CMOS工艺还需要其他步 骤，运增加了生产位单元的成本并且有可能改变所生产的器件的性能和特性。邸PROM与标 准的CMOS工艺兼容，但是具有相对较大的位单元尺寸，并且因此仅适用于低位计数存储器。
【发明内容】
[0004] -种非易失性存储器（"NVM")位单元包括电容器、非对称渗杂的晶体管、W及隧穿 器件，其每个布置在衬底内的电隔离有源区中。运=个器件通过横跨=个有源区的单个浮 置栅极而电禪合。隧穿器件形成在原生区域中W实现用于产生隧穿的电压的更大的动态范 围。隧穿器件用于擦除器件，W实现更快的页面擦除，并且因此实现功能的快速测试和验 证。非对称晶体管结合电容器用于编程和读取浮置栅极的逻辑状态。电容器和浮置栅极电 容性地禪合在一起，W消除用于执行读取和写入操作的单独的选择器件的需要。
【附图说明】
[000引图IA图示根据一个实施例的NVM位单元的俯视图。
[0006] 图IB是根据一个实施例的沿着图IA的线X-Y得到的NVM位单元的非对称晶体管的 横截面视图。
[0007] 图IC是根据一个实施例的沿着图IA的线M-N得到的NVM位单元的电容器的横截面 视图。
[0008] 图ID是根据一个实施例的沿着图IA的线Q-R得到的NVM位单元的FN隧穿器件的横 截面视图。
[0009] 图化是根据一个实施例的沿着图IA的线J-K得到的NVM位单元的横截面视图。
[0010] 图2是根据一个实施例的NVM位单元的非对称晶体管的替选构造的横截面视图。
[0011] 图3是根据一个实施例的NVM位单元的FN隧穿器件的替选构造的俯视图。
[0012]图4A是根据一个实施例的NVM位单元的电容器的替选构造的俯视图。
[0013]图4B是根据一个实施例的沿着图4A的线C-D得到的NVM位单元的电容器的替选构 造的横截面视图。
[0014] 图5A图示用于在衬底中形成P阱的计划的光致抗蚀剂。
[0015] 图5B图示用于在衬底中形成P阱的所得到的处理中的光致抗蚀剂。
[0016] 图6A图示根据一个实施例的用于在衬底中形成P阱的计划的光致抗蚀剂。
[0017] 图6B图示根据一个实施例的用于在衬底中形成P阱的所得到的处理中的光致抗蚀 剂。
[0018] 图7A是描绘根据一个实施例的使用若干不同P阱掩模形成的FN隧穿器件的二极管 击穿电压的图。
[0019] 图7B是描绘根据一个实施例的对于位单元电容器的各种沟道长度作为漏极电压 的函数的穿通电压的图。
[0020] 图7C是描绘根据一个实施例的对于P阱渗杂的衬底中的位单元电容器的各种沟道 长度作为栅极电压的函数的方块电阻的图。
[0021] 图7D是描绘根据一个实施例的对于原生衬底中的位单元电容器的各种沟道长度 作为栅极电压的函数的方块电阻的图。
[0022] 图8A是根据一个实施例的用于NVM位单元的第一金属线和竖直互连接入的俯视 图。
[0023] 图8B是根据一个实施例的用于NVM位单元的第二金属线和竖直互连接入的俯视 图。
[0024] 图9是图示根据一个实施例的包括NVM位单元的集成电路的设计和制造中的各种 操作的流程图。
【具体实施方式】
[0025] 实施例设及包括W下=个器件的非易失性存储器（"NVM")位单元（或位，或位单 元）：非对称晶体管、电容器、W及化Wler-Nor化eim(福勒-诺德海姆，FN)隧穿器件。在位单 元中，=个器件通过单个浮置栅极链接。在一个实现中，使用FN隧穿器件来擦除位单元，并 且使用非对称晶体管来读取和编程位单元。基于非对称晶体管的源极和漏极处的电压、基 于FN隧穿器件的有源区上的电压、W及基于用作电容器的一个极板的有源区上的电压来确 定在任何给定时间执行哪个操作。
[0026] 可W制造包括多个运些位单元(或位）的NVM存储器设备。在一个实施例中，NVM存 储器设备具有在12k到51化之间的位，并且能够可靠地用于在NVM存储器设备的生命周期上 偏好从1个写入到1000个写入的写入周期持续的应用中。
[0027] NVM存储器设备W及其中的NVM位单元与现有的NVM、FLA甜和邸PROM解决方案相比 具有优点。NVM存储器设备比现有的EEPROM具有更高的位单元密度。NVM存储器设备通过不 需要用于选择要擦除或读取的位的单独的选择(例如逻辑、晶体管)器件，比现有的NVM实现 每单元面积/每单位体积更高的位单元密度。相反，NVM存储器设备向非对称晶体管和电容 器施加电压W选择NVM存储器设备中的在任何给定时间被读取和被编程或者被读取的位单 元。NVM存储器设备还简化了擦除操作和测试，因为每个位单元的FN隧穿器件与相同的行上 的其他位单元的FN隧穿器件共享功率接触。运有助于节省位单元空间，另外实现了共享该 行接触的所有位单元的同时擦除，运显著地加速了对NVM存储器设备的功能的测试。在单个 位单元级别，NVM存储器设备的位单元小于各个平面邸PROM位，并且使用比FLA甜位所需要 的更简单的工艺。FN隧穿由于其低功率要求而比BTBT、CHEI或CHISEI更优选。为了减小擦除 时间，可W对大量位并行地执行FN隧穿。例如，通过FN隧穿，能够在单个操作中擦除整个 512K位的阵列。运实现了存储器阵列的快速且廉价的测试。
[0028] NVM存储器设备还比FLA甜设备具有更低的制造成本，因为其可W使用本领域公知 的标准的互补金属氧化物半导体制造逻辑工艺（"标准的CMOS逻辑工艺"）来制造。因此，NVM 存储器设备不需要在生成FLA細型设备时的除了标准的CMOS逻辑工艺之外的工艺步骤。因 此，NVM存储器设备没有产生制造成本的增加。
[0029] NVM位单元的整体结构
[0030] 图IA图示根据一个实施例的NVM位单元100的俯视图。出于说明目的，所有示例都 是关于浮置栅极金属氧化物半导体场效应晶体管(M0SFET)。然而，位单元100也可W实现为 P型M0SFET。位单元100包括横跨S个单独的器件--电容器110、非对称晶体管(AT) 120和 Fowler-Nor化eim(FN)隧穿器件130--的浮置栅极106。运些器件中的每一个包括衬底的 单独的有源区114a、114b或114c，其中特定器件的有源区可W被与NVM存储器设备中的其他 位单元(未示出）的类似的器件共享。有源区114a、114b和114c通过一个或多个非导电区域 彼此隔离。非导电区域使用浅沟槽隔离(STI)或者其他类似的机构来构造。
[0031] 通常，浮置栅极106是导电材料层。浮置栅极106可W是形成在衬底的顶部上的平 面层。替选地，浮置栅极106可W实现为多栅极晶体管，诸如罐式场效应晶体管(或FinFET) (未示出KFinFET与常规FET的不同之处在于，浮置栅极包绕在源极与漏极之间的导电沟道 周围，W产生看起来像"罐"的结构。在相同或不同实施例中，其中形成有有源区的衬底可W 是厚度近似为5nm的超薄本体绝缘体上娃化TB-SOI )。运样的设计通过保持栅极电容更接近 整个沟道来减小短沟道效应并且抑制漏电。
[0032] 从自顶向下的角度来看，设备关于浮置栅极被定位使得AT 120定位在电容器110 与FN隧穿器件130之间。在NVM存储器设备中，运使得FN器件130的第一有源区114a能够在其 他位单元的其他FN器件之间被共享。类似地，运还使得电容器110的第=有源区114c能够在 其他位单元的其他电容器之间被共享。运增加了 NVM存储器设备的位单元密度。
[0033] 关于AT 120,第二有源区114b包括AT的源极102和漏极104二者。源极102和漏极 104通过在与第二有源区114b交叠的浮置栅极106的部分下方的沟道区域108被分离。源极 102和漏极104形成于在与第二有源区114b交叠的浮置栅极106的部分的边缘周围延伸的第 二有源区114b的部分中。第二有源区114b包括在浮置栅极106下方的P阱渗杂，并且还包括 在源极102与漏极104之间不同的非对称渗杂。下面关于图IB进一步描述AT的渗杂和横截面 结构。
[0034] 电容器110由两个极板限定，第一极板为第=有源区114c，第二极板为在第=有源 区114c之上延伸的浮置栅极106的部分。电容器110可W形成在未渗杂的P衬底区域116(也 称为原生区域）中，取决于实施方式，其也可W形成在渗杂的P阱区域或者其可W形成在浅 阱中。在电容器110形成在原生区域中的情况下，在制造工艺期间使用覆盖第=有源区114c 的一个或多个掩模116b阻挡用于渗杂在位单元的其余部分中的衬底的注入物。运有助于确 保来自其他渗杂(诸如AT 120的P阱渗杂）的电荷载流子没有穿透到第S有源区114c中。下 面关于图7进一步描述用于生成原生区域的掩模116。下面关于图IC进一步描述电容器110 的渗杂和横截面结构。
[0035] 原生区域是先于浮置栅极的沉积从制造者自其订购状态未渗杂的衬底或晶片的 部分。通常，购买具有特定电荷载流子密度(例如l〇i 5cc/cm3)的晶片。所有其他渗杂，例如P 阱118、N+102、104、162、N-L孤152、160、P晕圈156、P-LDD 264，从原生区域的原始密度改变 该区域中的电荷载流子密度。在一些工艺中，用电荷载流子密度小于或等于l〇i6cc/cm 3的非 常低渗杂的区域代替原生区域。使用掩模116a和116b形成原生区域，并且实际上，如下面进 一步所描述的，在掩模下面的衬底的面积可W侧向地或者水平地延伸W包含其他位单元。
[0036] 掩模116的范围确定原生区域的尺寸。由于掩模116延伸超过第一有源区114a和第 =有源区114c的边缘，所W存在作为不是有源区的一部分的原生区域的衬底的区域(没有 单独标记）。运些区域称为非有源原生区域或隔离区域。诸如第一有源区114a和第=有源区 114c的作为原生区域的有源区的边缘与由掩模116a或116b确定的非有源原生区域的边缘 之间的距离用于使第一有源区114a和第=有源区114c与渗杂的第二有源区114b电隔离。运 些距离在图IA中关于第一有源区114a和第S有源区114c分别图示为距离A和B。由运些非有 源原生区域提供的电隔离W花费另外的衬底空间提供运一隔离为代价改善了第一有源区 114a和第S有源区114