可能小以便最小化导通电阻。
[0033]典型地为5nm的势皇层18允许以高的一致性精确地控制栅极沟槽32深度30。当蚀刻栅极沟槽通过势皇层时，结果总是有一些过蚀刻，并且一般有约10%过蚀刻。因此如果势皇层18为50nm厚，则过蚀刻将为约5nm，这将是相对大的过蚀刻。采用仅约5nm厚度的势皇层
18,更好地控制了过蚀刻，且10%过蚀刻将仅为0.5nm。因此，仅约5nm的势皇层18允许更好地控制距离d 30。
[0034]图2显示了制造根据本公开的III族氮化物场效应晶体管的工艺流程。在步骤I中，为沟道层16和势皇层18生长epi层。在步骤2中，将介电层26沉积在势皇层18上。然后在步骤3中，将栅极沟槽32蚀刻通过介电层26和势皇层18，然后蚀刻入沟道层16中达距离d 30。在步骤4中，形成栅极绝缘体28堆叠。然后在步骤5中，通过蚀刻通过栅极绝缘体28、电介质26和势皇层18，然后形成用于源极20和漏极22的金属来形成源极20和漏极22。下一步在步骤6中，将栅极24金属化。
[0035]图3A-3C显示根据本公开的III族氮化物场效应晶体管的典型电流-电压曲线的图。该图指示了阈值电压为至少IV，导通电阻位20ohm-mm或更小，并且击穿电压为至少600Vo
[0036]现在已经根据专利法规的要求描述了本发明，本领域技术人员将理解如何对本发明进行改变和修改以便满足其具体的要求或条件。这样的改变和修改可以在不背离如在本文公开的本发明的范围和精神的前提下做出。
[0037]提出上面对示例性和优选的实施方案的详细描述用于举例说明和根据法律要求公开的目的。其不意在是穷尽的或将本发明限于所述的准确形式，而是仅仅使得本领域其他技术人员能够理解本发明如何可以适合于特殊的用途或实施方式。对于本领域专业技术人员来说改型和变化的可能性将是显而易见的。不意在限制对可能已经包括公差、部件尺寸、具体工作条件、工程规范等并且可能在实施方式之间发生变化或对现有技术状态有所改变的示例性实施方案的描述，并且不应当由此暗示任何限制。申请人已经关于现有技术状态做出了本公开，而且考虑了许多进展并且未来的适应性改动可以考虑那些进展，主要根据当时的现有技术状态。本发明的范围意在由书面的权利要求以及可适用的等效形式限定。除非明确那样说明，否则提及单数的权利要求要素不意在表示“一个和仅一个”。而且，本公开中的任何要素、组件或方法或过程步骤不意在贡献给公众，无论在权利要求中是否明确地表述该要素、组件或步骤。本文的任何权利要求要素不应按照35U.S.C.Sec.112，第六段的规定解释，除非该要素专门地使用短语“用于……的装置”表述，并且本文的方法或过程步骤不应按照那些规定解释，除非该步骤或多个步骤专门地使用短语“包括下列的一个或多个步骤……”表述。
[0038]优选地包括本文所述的所有要素件、部件和步骤。要理解的是这些要素、部件和步骤中的任一个都可以被其他要素、部件和步骤代替或一起去掉，如对于本领域技术人员显而易见的那样。
[0039]概念
[0040]已经公开了至少下列的概念。
[0041 ]概念1.一种III族氮化物晶体管，包括:
[0042]III族氮化物沟道层；
[0043]在所述沟道层上方的势皇层，所述势皇层具有1-10纳米的厚度；
[0044]在所述势皇层的顶部上的介电层；
[0045]接触所述沟道层的源极；
[0046]接触所述沟道层的漏极；
[0047]延伸通过所述介电层和势皇层并且具有位于所述沟道层内的底部的栅极沟槽；
[0048]内衬所述栅极沟槽并在所述介电层上方延伸的栅极绝缘体;和
[0049]在所述栅极沟槽中并部分地朝向所述源极和所述漏极延伸以形成集成的栅场板的栅极；
[0050]其中所述沟道层和所述势皇层的界面与所述栅极沟槽的底部之间的距离大于O纳米且小于或等于5纳米。
[0051 ]概念2.概念I所述的晶体管，其中所述栅极绝缘体包括:
[0052]在所述栅极沟槽的底部处的单晶AlN层；
[0053]在所述单晶AlN层上的多晶AlN层;和
[0054]在所述多晶AlN层上的包含AL203、A10N或SiN的绝缘层。
[0055]概念3.一种III族氮化物晶体管，包括:
[0056]III族氮化物沟道层；
[0057]在所述沟道层上方的势皇层；
[0058]在所述势皇层的顶部上的介电层；
[0059]接触所述沟道层的源极；
[0060]接触所述沟道层的漏极；
[0061]延伸通过所述介电层和势皇层并且具有位于所述沟道层内的底部的栅极沟槽；[0062 ]内衬所述栅极沟槽并在所述介电层上方延伸的栅极绝缘体，所述栅极绝缘体包括在所述栅极沟槽的底部处的单晶AlN层、在所述单晶AlN层上的多晶AlN层、和在所述多晶AlN层上的包含AL2O3、A10N或SiN的绝缘层;和
[0063]在所述栅极沟槽中并部分地朝向所述源极和所述漏极延伸以形成集成的栅场板的栅极。
[0064]概念4.概念I或3所述的晶体管，其中:
[0065]所述单晶AlN层为至多2nm厚；
[0066]所述多晶AlN层为5nm-50nm厚；且
[0067]所述绝缘层为lnm_50nm厚。
[0068]概念5.概念I或3所述的晶体管，其中:
[0069]所述势皇层具有1-10纳米的厚度;和
[0070]所述沟道层和所述势皇层的界面与所述栅极沟槽的底部之间的距离大于O纳米且小于或等于5纳米。
[0071]概念6.概念I或3所述的晶体管，其中:
[0072]所述沟道层是GaN;且
[0073]所述势皇层是AlGaN。
[0074]概念7.概念I或3所述的晶体管，其中:
[0075]所述晶体管的阈值电压为至少IV;
[0076]所述晶体管的导通电阻为20ohm-mm或更少;且
[0077]所述晶体管的击穿电压为至少600V。
[0078]概念8.概念I或3所述的晶体管，其中:
[0079]所述介电层为10-200纳米厚;且
[0080]所述沟道层为5纳米-2微米厚。
[0081 ]概念9.概念I或3所述的晶体管，进一步包括:
[0082]在所述势皇层和所述沟道层之间的至多I纳米厚的AlN分隔层。
[0083 ]概念1.—种制造III族氮化物晶体管的方法，包括:
[0084]形成III族氮化物沟道层；
[0085]形成在所述沟道层上方的势皇层，所述势皇层具有1-10纳米的厚度；
[0086]形成在所述势皇层的顶部上的介电层；
[0087]形成接触所述沟道层的源极；
[0088]形成接触所述沟道层的漏极；
[0089]形成延伸通过所述介电层和势皇层并且具有位于所述沟道层内的底部的栅极沟槽使得所述沟道层和所述势皇层的界面与所述栅极沟槽的底部之间的距离为大于O纳米且小于或等于5纳米；
[0090]形成内衬所述栅极沟槽并在所述介电层上方延伸的栅极绝缘体;和
[0091]形成在所述栅极沟槽中并部分地朝向所述源极和所述漏极延伸以形成集成的栅场板的栅极。
[0092]概念11.概念10所述的方法，其中形成所述栅极绝缘体包括:
[0093]形成在所述栅极沟槽的底部处的单晶ALN层；
[0094]形成在所述单晶ALN层上的多晶ALN层;和
[0095]形成在所述多晶AlN层上的包含AL203、A10N或SiN的绝缘层。
[0096]概念12.—种制造III族氮化物晶体管的方法，包括:
[0097]形成III族氮化物沟道层；
[0098]形成在所述沟道层上方的势皇层；
[0099]形成在所述势皇层的顶部上的介电层；
[0100]形成接触所述沟道层的源极；
[0101 ]形成接触所述沟道层的漏极；
[0102]形成延伸通过所述介电层和势皇层并且具有位于所述沟道层内的底部的栅极沟槽；
[0103]形成内衬所述栅极沟槽并在所述介电层上方延伸的栅极绝缘体，所述栅极绝缘体包括在所述栅极沟槽的底部处的单晶AlN层、在所述单晶AlN层上的多晶AlN层、和在所述多晶AlN层上的包含AL2O3