制造碳化硅半导体器件的方法
【技术领域】
[0001]本发明涉及碳化硅半导体器件。更具体地，本发明涉及制造碳化硅半导体器件的方法。
【背景技术】
[0002]近年来，碳化硅半导体器件在朝着作为功率半导体器件的实际应用的方向上已经取得了进展。这是因为与由硅材料制成的目前主流的半导体器件相比，对于半导体器件用碳化硅材料预计会增加击穿电压且降低导通电阻。特别地，预计碳化硅半导体器件可以进行利用宽带隙半导体的高温操作。在制造这种碳化硅半导体器件的工艺中，例如通过离子注入方法利用杂质对半导体衬底进行掺杂(例如参考日本专利特开2001-68428号公报(专利文献I))。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献I:日本专利特开N0.2001-68428
【发明内容】
[0006]技术问题
[0007]通过退火然后将通过离子注入工艺等形成的掺杂区域激活。在这种情况下，退火温度达到大于或等于1500°C的高温，导致在衬底表面上的升华等，这可能导致表面粗糙。当这种表面粗糙出现时，半导体器件的特性显著劣化。
[0008]为了解决这一问题，专利文献I公开了在碳化硅衬底的表面上形成保护膜，随后进行退火的方法。利用这种方法，可以通过保护膜抑制升华，从而防止衬底的表面粗糙。
[0009]然而，本发明人进行的研究揭示了利用如上所述的形成保护膜的方法制造的碳化硅半导体器件的阈值电压是不稳定的且在长期使用过程中可能会变化。
[0010]鉴于如上所述的问题，目标是要提供具有稳定的阈值电压的碳化硅半导体器件。
[0011]技术方案
[0012]根据本发明的一个实施例的制造碳化硅半导体器件的方法包括以下步骤:制备碳化硅衬底，其具有第一主表面和位于所述第一主表面相反侧的第二主表面;通过利用杂质掺杂第一主表面在碳化娃衬底中形成掺杂区域;在第一主表面处的掺杂区域上形成第一保护膜；以及在已经形成的第一保护膜的情况下通过退火激活在掺杂区域中包含的杂质，形成第一保护膜的步骤包括在第一主表面上布置如下材料的步骤，所述材料将会形成第一保护膜且其中金属元素的浓度小于或等于5yg/kg。
[0013]有益效果
[0014]根据以上所述，可以提供具有稳定的阈值电压的碳化硅半导体器件。
【附图说明】
[0015]图1为说明实施例的制造碳化硅半导体器件的方法的一部分的截面示意图。
[0016]图2为说明实施例的制造所述碳化硅半导体器件的所述方法的一部分的截面示意图。
[0017]图3为说明实施例的制造所述碳化硅半导体器件的所述方法的一部分的截面示意图。
[0018]图4为说明实施例的制造所述碳化硅半导体器件的所述方法的一部分的截面示意图。
[0019]图5为说明实施例的制造所述碳化硅半导体器件的所述方法的一部分的截面示意图。
[0020]图6为说明实施例的制造所述碳化硅半导体器件的所述方法的一部分的截面示意图。
[0021]图7为说明实施例的制造所述碳化硅半导体器件的所述方法的一部分的截面示意图。
[0022]图8为说明实施例的制造所述碳化硅半导体器件的所述方法的一部分的截面示意图。
[0023]图9为说明实施例的制造所述碳化硅半导体器件的所述方法的一部分的截面示意图。
[0024]图10为说明实施例的制造所述碳化硅半导体器件的所述方法的一部分的截面示意图。
[0025]图11为说明实施例的制造所述碳化硅半导体器件的所述方法的一部分的截面示意图。
[0026]图12为说明实施例的制造所述碳化硅半导体器件的所述方法的一部分的截面示意图。
[0027]图13为说明根据制造实施例的所述碳化硅半导体器件的所述方法的夹具的截面示意图。
[0028]图14为显示根据第一实施例的制造碳化硅半导体器件的方法的概要的流程图。
[0029]图15为显示根据第二实施例的制造碳化硅半导体器件的方法的概要的流程图。
【具体实施方式】
[0030]下面对本发明的实施例进行更详细地说明。在本申请的附图中，相同或相应的部分由相同的标记表示并且将不再重复相同的说明。
[0031][本发明的实施例的说明]
[0032 ]首先，将在下面的(I)?(8)中列出并说明本发明的实施例(下文中也称作“本实施例”)的概要。
[0033]本发明人进行了刻苦的研究以解决上述问题，并且基于以下发现完成了本实施例:在被形成为防止从衬底表面的升华的保护膜中可能包含的特定成分是有助于碳化硅半导体器件中的阈值电压变化的因素。也就是说，根据本实施例的制造碳化硅半导体器件的方法包括如下所述的配置。
[0034](I)所述方法包括:步骤SI，制备碳化硅衬底100，所述碳化硅衬底100具有第一主表面Pl和位于第一主表面Pl的相反侧的第二主表面P2;步骤S2，通过利用杂质掺杂第一主表面Pl在碳化硅衬底100中形成掺杂区域;步骤S3，在第一主表面Pl处的掺杂区域上形成第一保护膜10;和步骤S5，在具有已经形成的第一保护膜10的情况下通过退火激活在掺杂区域中包含的杂质。
[0035]形成第一保护膜10的步骤S3包括在第一主表面Pl上布置如下材料的步骤，所述材料将会形成第一保护膜10且其中金属元素的浓度小于或等于5yg/kg。
[0036]如在专利文献I中所述的，例如在将会形成保护膜的材料中的金属元素的浓度在制造碳化硅半导体器件的常规方法中并没有被限定。因此，存在其中金属元素包含在第一保护膜10中的情况。在退火期间这种金属元素从第一保护膜10扩散到碳化硅衬底100中。然而，由于在碳化硅衬底100中的杂质扩散系数非常低，所以金属元素残留在碳化硅衬底100的表面附近而不扩散到碳化硅衬底100中。然后，残留在表面附近的金属元素将会被捕获到将会在随后的步骤中形成的栅绝缘膜91中。栅绝缘膜91中包含金属元素导致如下缺点:这种金属元素在栅绝缘膜91内移动从而导致阈值电压变化。尽管仍未知，但据信这种缺点的存在已经证明了它本身在追寻碳化硅半导体器件的高温操作中增加金属离子(移动离子)的移动性。
[0037]在本实施例中，将包含在将会形成第一保护膜10的材料中的金属元素的浓度限定为小于或等于Syg/kg，使得可以防止在栅绝缘膜91中包含金属元素。也就是说，可以抑制在碳化硅半导体器件中的阈值电压变化。
[0038](2)优选地，在第一保护膜10的表面中的每单位面积的金属元素的密度为小于或等于IElO原子/cm2。在本实施例中，如上所述将包含在将会形成第一保护膜10的材料中的金属元素的浓度限定为小于或等于5yg/kg。在通过焙烧所述材料形成第一保护膜10之后，在第一保护膜10的表面中的每单位面积的这种金属元素的密度小于或等于IElO原子/cm2的情况下，可以更可靠地抑制阈值电压变化。
[0039](3)优选地，第一保护膜10为有机膜。可以将将会形成有机膜的材料容易地涂敷在第一主表面Pl上，由此减少所述步骤中强加的负担。另外，有机膜可以在用于激活杂质的退火(下文中称为“激活退火”)的升温过程中通过被碳化变成碳膜。然后这种碳膜可以具有耐受激活退火的耐热性。
[0040](4)优选地，金