接下来，参照图7，将第一掩膜层41、第二掩膜层42和第三掩膜层43去除。如果掩膜层为二氧化硅层，则例如可以通过使用氢氟酸的湿法刻蚀去除掩膜层。例如通过干法刻蚀可以去除由多晶娃制成的层。
[0069]〈步骤S3〉
[0070]图8为说明步骤S3的截面示意图。参照图8，在碳化硅外延层81中形成掺杂区域之后，进行在第一主表面Pl处的掺杂区域上形成第一保护膜10的步骤S3。如在图8中所示，优选第一保护膜10覆盖各个掺杂区域。也就是说，优选第一保护膜10覆盖被用作器件的第一主表面Pl的整个部分。这是因为升华倾向于特别是在掺杂的区域中发生。更优选地，第一保护膜10基本上覆盖整个第一主表面P1。通过如下可以形成第一保护膜10:通过诸如涂敷的任何工艺首先在第一主表面Pl上布置将会形成第一保护膜10的材料，并且通过焙烧等固定该材料。
[0071]优选第一保护膜10为有机膜。包含碳原子(C)的有机膜可以在激活退火的升温过程中通过被碳化变成碳膜。然后该碳膜可以成为能够耐受在超过1500°c的温度下进行的激活退火的保护膜。此外，由于在碳化硅外延层81的表面附近中的碳原子和在第一保护膜10中的碳原子可以键合在一起，所以提高了碳化硅外延层81与第一保护膜10之间的粘附力，从而有效地防止原子从碳化硅外延层81的升华。
[0072]作为有机膜，可以使用各种类型的树脂诸如丙烯酸树脂、酚醛树脂、尿素树脂和环氧树脂。或者，可以使用构成为光敏树脂的树脂，该树脂通过光的作用而交联或分解。作为光敏树脂，可以使用通常用于制造半导体器件的正性光致抗蚀剂或负性光致抗蚀剂。光致抗蚀剂是合适的，因为已经建立了通过旋转涂布法涂敷光致抗蚀剂的技术并且可以容易地控制光致抗蚀剂的厚度。如果使用光致抗蚀剂，则例如优选将材料布置在第一主表面Pl上，然后在约100°C?200°C的温度下焙烧所述材料以蒸发溶剂，从而固定该材料。
[0073]然而，本实施例与常规制造方法的不同之处在于:将在将会形成第一保护膜10的材料(例如光致抗蚀剂)中的金属元素的浓度限定为小于或等于5yg/kg。作为对阈值电压变化的原因详细研究的结果，本发明人发现已经混合了来自用于防止升华的保护膜中的金属元素。进一步详细地研究揭示了，当金属元素的浓度超过Syg/kg时发生阈值电压变化。因此在本实施例中，将在将会形成第一保护膜10的材料中的金属元素的浓度限定为小于或等于5yg/kg。更优选地，在形成第一保护膜10之后，在第一保护膜的表面中的每单位面积的金属元素的密度为小于或等于IElO原子/cm2。由此，可以更可靠地防止阈值电压变化。例如在光致抗蚀剂的情况下，注意“在形成第一保护膜10之后”是指在约100°C?200°C下进行焙烧之后的状态。
[0074]从防止第一主表面Pl的表面粗糙的观点来看，第一保护膜10的厚度优选大于或等于0.5μπι，且从减少金属元素的混合物的量的观点来看，优选小于或等于ΙΟμπι。从类似的观点来看，第一保护膜10的厚度更优选大于或等于IMi且小于或等于5μπι。例如第一保护膜10的厚度可以为约3μηι。
[0075]如上所述的问题据信同样已经存在于常规的硅半导体器件中。然而，认为在硅半导体器件的制造中所述问题本身没有体现出来，因为(i)由于高的杂质扩散系数而主要采用通过热扩散法而不是离子注入法的掺杂，(ii)即使来自保护膜的金属元素在衬底中变成混合的，金属元素也因为高的扩散系数而不残留在衬底与栅绝缘膜之间的界面处，(iii)硅半导体器件的一般工作温度低于碳化硅半导体器件的工作温度，等。另一方面，在碳化硅半导体器件中，金属元素因为低的杂质扩散系数而倾向于残留在衬底与栅绝缘膜之间的界面处。另外，预计碳化硅半导体器件可以进行高温操作。本发明人发现，在碳化硅半导体器件的耐久性的详细研究过程中，阈值电压在高温(约200°C)下变化。
[0076]使用例如ICP_AES(电感耦合等离子体原子发射光谱法)、ICP-MS(ICP_质谱分析法)等可以测量在将会形成第一保护膜10的材料中的金属元素的浓度。另外，使用例如TXRF(全反射X射线萤光光谱仪)可以测量在第一保护膜10的表面中的每单位面积的金属元素的
FtFt也/又。
[0077]可能会变成有助于阈值电压变化的因素的金属元素的实例包括钠(Na)、钾(K)、钙(Ca)、铁(Fe)、镍(Ni)、铜(Cu)和锌(Zn)。在这些元素中，Na对阈值电压具有特别大的影响。因此优选在将会形成第一保护膜10的材料中的Na的浓度小于或等于5yg/kg。由此，可以更可靠地抑制阈值电压变化。
[0078]〈步骤S5>
[0079]在步骤S3之后，在已经形成了第一保护膜10的情况下通过退火激活在掺杂区域中包含的杂质。由此，在掺杂区域中形成期望的载体。例如激活退火的温度优选大于或等于1500°C且小于或等于2000 °C，并且约为1800 °C。例如激活退火的时间可以为约30分钟。例如激活退火优选在惰性气体气氛下进行，且可以在氩气(Ar)气氛下进行。
[0080]〈步骤S6>
[0081]在步骤S5之后，将第一保护膜10去除。可以通过任何方法去除第一保护膜10而没有特别限制。例如如果第一保护膜10为光致抗蚀剂，则可以通过光激发灰化或等离子体灰化将其去除。也可以将使用规定的清洗液的湿洗法与灰化组合使用。
[0082]〈步骤S7>
[0083]接下来，参照图10，形成栅绝缘膜91。例如栅绝缘膜91为二氧化硅膜，且优选通过热氧化形成。例如通过在包含氧的气氛中将碳化硅衬底100加热到约1300 °C可以形成栅绝缘膜91，所述栅绝缘膜91为二氧化硅膜。在形成栅绝缘膜91之后，可以进行使用一氧化氮(NO)气体作为氛围气体的NO退火。例如在大于或等于1100°C且小于或等于1300 °C的温度下进行NO退火并且持续约I小时。
[0084]〈步骤S8>
[0085]接下来，参照图11，形成栅电极92。在栅绝缘膜91上形成栅电极92。栅电极92由包含诸如磷的杂质的多晶硅制成，且可以通过低压CVD工艺形成。在栅绝缘膜91上形成栅电极92以面向P主体层82和η+层83。然后，例如通过等离子体CVD工艺形成层间绝缘膜93，其与栅电极92以及栅绝缘膜91接触以包围栅电极92。例如层间绝缘膜93由二氧化硅制成。
[0086]接下来，参照图12对后处理进行说明。例如通过干法刻蚀将已经形成为面向η+层83和P接触区域84的栅绝缘膜91和层间绝缘膜93去除。此外，通过溅射形成例如包含钛(Ti)、铝(Al)和硅(Si)的金属膜，其与η+层83、P接触区域84和栅绝缘膜91接触。随后，例如将具有在其上形成的这种金属膜的碳化硅衬底100加热到约100r以将金属膜合金化，从而形成与碳化硅衬底100欧姆接触的源电极94。此外，形成源布线层95以与源电极94电连接。例如源布线层95包含铝，且可以形成为覆盖层间绝缘膜93。此外，形成漏电极96，其与碳化硅衬底100的第二主表面Ρ2接触。
[0087]以这种方式，可以提供具有稳定的阈值电压的碳化硅半导体器件。
[0088]尽管在本实施例中已经通过实例的方式将平面型MOSFET(金属氧化物半导体场效应晶体管)作为碳化硅半导体器件进行了说明，但碳化硅半导体器件可以为沟槽型M0SFET。或者，例如碳化硅半导体器件可以为IGBT