一种可实现输出高电平转换的输出驱动电路的制作方法
【技术领域】
[0001]本发明涉及一种不利用高压器件，也可实现低电平电压转高电平电压的输出驱动电路，更具体地，涉及电平转换器及集成电路I/o设计领域。
【背景技术】
[0002]随着集成电路发展的多样化，衍生出在各种电平电压下工作的集成电路。正确的信号电平可以保证系统可靠的工作，防止敏感电路因为过高或过低的电压条件而受损害。未达到所需电平的输入会减少信号噪声的余量，而过大的输入，会造成过多能量的损耗。为有效地传递信号，集成电路通常利用输入/输出(I/o)接口作为低压与高压之间转换的桥梁，使得低压信号完整传递的同时，免受高压信号的干扰。
[0003]通常，在设计输出驱动电路时，主要考虑电路驱动大负载的能力、三态输出以及逻辑器件接口电平兼容的问题。典型的CMOS输出驱动电路如图1所示，包括预驱动电路模块，驱动电路和输出保护电路。其中预驱动电路由三态控制电路T、上拉驱动信号LP的预驱动电路和下拉驱动信号LN的预驱动电路组成；三态控制电路T其输入端A接收内部输出信号D，S端受输出控制端OEN信号使能控制；输出端Zl连接上拉P管预驱动电路，输出端Z2连接下拉N管预驱动电路；上下拉预驱动电路通常由逐渐放大的反相器链构成；简化为由图1所示的PMOS管MPOl和NMOS管MNOl组成的反相器，以及PMOS管MP03和NMOS管MN03组成的反相器；PM0S管MPOl的漏极与NMOS管MNOl的漏极引出上拉驱动信号LP，PMOS管MP03的漏极和NMOS管MN03的漏极引出下拉驱动信号LN ;上拉驱动信号LP和下拉驱动信号LN，分别驱动上拉输出PMOS管MP02和下拉输出NMOS管MN05，它们的漏极之间引出输出端PAD ;输出保护电路连接到输出端PAD。
[0004]该电路的工作原理如下:使能信号OEN有效，当数据信号D输入低电平，Zl，Z2均输出低电平。此时，PMOS管MPOl和MP03导通，使得上拉驱动信号LP和下拉驱动信号LN信号均为高电平，NMOS管MN05导通，PAD输出低电平电压。当输入D为高电平VDDl时，Zl,Z2均输出高电平VDDI。此时，NMOS管MNOl和NMOS管MN03导通，使得上拉驱动信号LP和下拉驱动信号LN信号均为低电平，上拉驱动信号LP输出驱动管PMOS管MP02导通，PAD输出高电平电压VDDl。
[0005]所述的输出驱动电路，由电源电压VDDl供电，仅能输出单一高电平信号。这无法满足需要输出大摆幅，由低电平向高电平转换的应用要求。
[0006]在现有的CMOS驱动技术中，通常采用电平移位(Level shifter)的方法实现输出驱动电路的升压，如图2。该电路除了输出驱动电路所必须的模块外，还包括一个电平移位模块201，电源VDD2以及高压PMOS器件MP21，MP23，MP22。其中电源VDD2的电平高于电源VDDl的电平值。采用高压器件有效防止电源电压从较低电平VDDl切换到VDD2时，器件的击穿。电平移位模块201替代了图1中由PMOS管MPOl和NMOS管MNOl组成的上拉驱动信号LP的预驱动电路。该电路具有接受相对较低的电平VDDl的输入信号D，输出高电平VDD2的升压驱动功能。具体来说，当D输入低电平时，Z1，Z2均输出低电平。信号202的低电平电压经过反相器INV21后得到203高电平电压VDDl，使得NMOS管丽23导通，PMOS管MP21的栅压拉到低电平电压，MP21导通，上拉驱动信号LP拉升到VDD2，PMOS管MP22关断。同时，当D输入高电平VDDl时，Zl，Z2均输出VDDI。NMOS管MP21导通使得上拉驱动信号LP接地，高压PMOS管MP02导通，PAD输出具有较高电平的VDD2。
[0007]如上所述，在同种CMOS工艺中，这种电平移位输出驱动电路有几个缺点:1、拉升输出高电平的PMOS管，如MP21，MP22，MP23需要使用高压器件。在同一种工艺设计中，采用高压器件将增加电路设计难度和工艺实现难度，增大版图面积的同时，还会带来多于的功耗开销；2、由于高压器件的阈值高于普通器件，若仍传输较小电平VDDl则可能使得电器件截止，无法正常输出。因此，该电路只具备由VDDl升压到VDD2的功能，不具备相同高电平电压传输功能，无法根据后端电路需要实现输出的电平灵活转换。3、相对输出端接大负载情况，该电路没有快速拉升的机制。
【发明内容】
[0008]本发明的目的是为克服现有技术的不足，提出的一种可实现输出高电平转换的输出驱动电路。利用可变驱动信号MID，使得输出驱动电路无需高压器件仅采用普通器件即可实现升压功能。同时，克服了传统电路单向升压的缺点，使得输出端不仅可以有效升压，还可实现相等电平转移的功能，提高了输出端口输出电平的灵活性。利用反馈电路，解决了输出端接大负载时输出驱动信号拉升不足的问题。增加输出隔离MN4和MP3，有效地隔离电源地引入的噪声干扰，提高了输出接口耐压特性和可靠性。
[0009]本发明解决的技术方案为:一种可实现输出高电平转换的输出驱动电路，包括第一电源VDD1，第二电源VDD2、输出控制电路T、上拉P管预驱动电路、上拉输出驱动PMOS管MP2、下拉输出驱动管丽5、输出隔离电路、下拉N管预驱动电路、可变驱动信号MID发生电路、下拉预驱动电路；
[0010]输出控制电路T为一个三态控制电路，包括数据信号输入端A、使能信号输入端S、第一输出端Z1、第二输出端Z2 ；
[0011 ] 上拉P管预驱动电路包括第一输出缓冲器BUFl、电平移位缓冲电路SHIFT、第一反相器INVl、第二反相器INV2、第一预驱动PMOS管MPl、第一预驱动NMOS管丽1、输出P管反馈电路；
[0012]第一输出缓冲器BUFl包括第十反相器INVlO、第^^一反相器INVll ；
[0013]电平移位缓冲电路SHIFT包括第十PMOS管MP10、第^^一 PMOS管MPl 1、第十NMOS管MNlO、第^^一 NMOS管丽11、第八反相器INV8、第九反相器INV9 ；
[0014]输出P管反馈电路包括第二预驱动NMOS管丽2、第三预驱动NMOS管丽3、第三反相器INV3、第四反相器INV4;
[0015]可变驱动信号MID发生电路包括第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第六NMOS管MN6、第七NMOS管MN7、第八 NMOS 管 MN8、第九 NMOS 管 MN9 ；
[0016]下拉预驱动电路包括第二输出缓冲器BUF2、第五反相器INV5、第六反相器INV6、第七反相器INV7 ;第二输出缓冲器BUF2包括第十二反相器INV12、第十三反相器INV13 ；
[0017]输出隔离电路包括第三驱动PMOS管MP3、第四驱动NMOS管MN4 ；
[0018]输出控制电路T的输入端A接收数据信号D，使能信号输入端S接收使能信号OEN，使能信号OEN控制输出控制电路T，从第一输出端Zl、第二输出端Z2输出两路数据信号；
[0019]第一输出端Zl连接第十反相器INVlO的输入端、第十反相器INVlO的输出端连接第i^一反相器INVll的输入端，第i^一反相器INVll的输出端的第一路连接第十二 PMOS管MP12的栅极和第十二 NMOS管丽12的栅极，第^^一反相器INVll的输出端的第二路连接第一反相器INVl的输入端，第一反相器INVl的输出端连接第二反相器INV2的输入端，第二反相器INV2的输出端连接第一预驱动NMOS管丽I的栅极；
[0020]第八反相器INV8包括第十二 PMOS管MP12、第十二 NMOS管丽12 ；
[0021]第九反相器INV9包括第十三PMOS管MP13、第十三NMOS管丽13 ；
[0022]第十二 PMOS管MP12的源级和衬底连接第一电源VDDl、第十二 PMOS管MP12的漏极和第十二 NMOS管丽12的漏极连接第十三PMOS管MP13的栅极和第十三NMOS管丽13的栅极，第十二 NMOS管丽12的源级和第十三NMOS管丽13的源级输入MID信号；第十三PMOS管MP13的源级和衬底连接第一电源VDDl，第十三PMOS管MP13的漏极和第十三NMOS管丽13的漏极连接第i^一 NMOS管丽11的栅极；第^^一 NMOS管丽11的漏极第一路连接第十PMOS管MPlO的栅极，第^^一 NMOS管MNll的漏极第二路连接第i^一 PMOS管MPll的漏极；第^^一 NMOS管MNll的源级和第十NMOS管MNlO的源级输入MID信号；第十PMOS管MPlO的源级和衬底以及第i^一PMOS管MPll的源级和衬底连接第二电源VDD2 ;第^^一PMOS管MPll的栅极、第十PMOS管MPlO的漏极和第十NMOS管丽10的漏极同时连接第一预驱动PMOS管MPl的栅极；
[0023]第一预驱动PMOS管MPl的衬底和源级连接第二电源VDD2，第一预驱动PMOS管MPl的漏极和第一预驱动NMOS管丽I的漏极的第一路连接第四预驱动PMOS管MP4的栅极，第一预驱动PMOS管MPl的漏极和第一预驱动NMOS管丽I的漏极的第二路连接第三反相器INV3的