技术总结
本发明提供一种时序控制电路，包括依次连接的，第一时钟信号生成装置、第二时钟信号生成装置以及第三时钟信号生成装置，第一时钟信号生成装置接收外部输入的初始时钟信号，当初始时钟信号进入上升沿时，第一时钟信号生成装置触发生成第一时钟信号，第一占空比控制模块控制第一时钟信号的占空比，当第一时钟信号进入下降沿时，第二时钟信号生成装置生成第二时钟信号，第二占空比控制模块控制第二时钟信号的占空比，当第二时钟信号进入下降沿时，第三时钟信号生成装置生成脉冲时钟信号。整个时序控制电路，不同的时钟信号都是跟前一个时钟有关系，当前一个时钟变化的时候自动反应到后面的时钟上去，实现对时序进行合理且有效的管理。
技术研发人员：郭敏;谢海春;蒋汉柏;廖北平
受保护的技术使用者：醴陵恒茂电子科技有限公司
文档号码：201610669404
技术研发日：2016.08.12
技术公布日：2016.12.14