第二时钟信号各自的相位构成公差为2 31/M的等差数列，其 中，2n表示所述M个第二时钟信号的周期。
[007引本实施例中，进一步地，在一种实施方式中，若所述第一时钟信号为所述ADC所在 的系统的系统时钟，则在S101之前，所述方法还可W包括：
[0079] S104a，接收所述ADC所在系统的系统时钟并作为所述第一时钟信号。
[0080] 在另一种可能的实施方式中，所述方法还包括：
[0081] S104b，利用振荡器通过振荡生成所述第一时钟信号，其中，所述振荡器设置在所 述ADC之中。
[0082] 需要说明的是，本实施例的模数转换方法是基于前述实施例一所提供的模数转换 器（如图化，图2c及图5所示）提出的，相关技术特征可W与实施例一相互参考。
[0083] 如图9所示，本发明实施例=还提供了一种应用于通信设备的无线收发信机10， 其中，通信设备包括但不限于基站、移动终端。
[0084] 图9中，无线收发信机10包括；混频器200和如前述实施例一所述的模数转换器 100 ；
[0085] 所述混频器200用于接收射频信号，并利用预设的本振（localoscillator,LO) 信号对所述射频信号进行混频，得到模拟基频（也称为基带）信号，需要说明的是，该里的 混频包括零中频、中频等各种变频方式，该里不做限定；
[0086] 所述ADC100用于接收所述模拟基频信号，并对所述模拟基频信号进行数模转换， 得到一个数字基频信号并输出；需要说明的是，实施例一中的ADC100所接收的模拟信号即 本实施例中的模拟基频信号，ADC100所输出的数字输出信号即本实施例中的数字基频信 号。
[0087] 本领域技术人员应当知道，在一个通信设备中，通常还包括天线300,用于从空口 接收其他设备发送的无线信号，当无线信号采用载波聚合等技术时，还可W包括天线共用 器400,用于分离无线信号中的各个载波，得到射频信号，进一步地，通信设备中还可W包括 基带巧片500 (或者基带处理器），用于对ADC100所生成的数字基频信号进行处理；此外， 本实施例是从接收机的角度来描述无线收发信机10的，无线收发信机10作为发射机时，其 中各个模块的信号处理过程刚好相反，该里就不再寶述。
[008引此外，本发明实施例中的无线收发信机10，既可W集成在一个射频巧片中，也可W分别设置在多个巧片中，例如；混频器200位于射频巧片，ADC100位于基带巧片中，本实施 例对此不作具体限定，本实施例中的ADC100的其余特征，可W参考实施例一的描述，该里 也不再寶述。
[0089] 应当理解，此处所描述的具体实施例仅为本发明的普通实施例而已，并不用W限 制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在 本发明的保护范围之内。
【主权项】
1. 一种模数转换器ADC，其特征在于，包括： 时钟生成器，包括M个传输门，所述M个传输门用于接收周期性的第一时钟信号，并分 别对所述第一时钟信号进行选通控制，生成M个第二时钟信号，其中，M为大于等于2的整 数，所述第一时钟信号的每个周期中包括M个时钟脉冲，所述M个第二时钟信号的周期与所 述第一时钟信号的周期相等，且每个第二时钟信号的每个周期中分别包括所述M个时钟脉 冲中的一个时钟脉冲； M个ADC通道，用于接收一个模拟信号，并分别在所述M个第二时钟信号的控制下，对所 述模拟信号进行采样以及模数转换，得到M个数字信号，其中每个ADC通道分别对应所述M 个第二时钟信号中的一个时钟信号； 加法器，用于在数字域对所述M个数字信号相加，得到一个数字输出信号。
2. 如权利要求1所述的模数转换器，其特征在于，所述M个第二时钟信号各自的相位构 成公差为2 /M的等差数列，2 表示所述M个第二时钟信号的周期。
3. 如权利要求1或2所述的模数转换器，其特征在于，所述M个ADC通道中的任一ADC 通道包括串联的采样保持电路和模数转换电路，其中，所述采样保持电路用于接收所述模 拟信号，并在所述M个第二时钟信号中的一个时钟信号的控制下，对所述模拟信号进行采 样，得到第一采样信号，所述第一模数转换电路用于在所述一个时钟信号的控制下对所述 第一采样信号进行模数转换，得到一个数字信号。
4. 如权利要求1至3任一所述的模数转换器，其特征在于，所述M个传输门中包括至少 一个互补金属氧化物半导体CMOS传输门，P型金属氧化物半导体PMOS传输门或者N型金 属氧化物半导体NMOS传输门。
5. 如权利要求4所述的模数转换器，其特征在于，所述至少一个CMOS传输门包括： PMOS管以及NMOS管，其中： 所述PMOS管的源极与所述NMOS的漏极以及所述至少一个CMOS传输门的信号输入端 连结于一点，所述PMOS管的漏极与所述NMOS管的源极以及所述至少一个CMOS传输门的信 号输出端连结于一点，或者，所述PMOS管的源极与所述NMOS的源极以及所述至少一个CMOS 传输门的信号输入端连结于一点，所述PMOS管的漏极与所述NMOS管的漏极以及所述至少 一个CMOS传输门的信号输出端连结于一点； 所述信号输入端用于接收所述第一时钟信号，所述PMOS管的栅极和所述NMOS管的栅 极分别作为所述至少一个CMOS传输门控制端，用于在控制信号的作用下，对所述第一时钟 信号进行选通控制，以在所述信号输出端得到一个第二时钟信号并输出； 其中，所述控制信号为外部逻辑电路生成，或者由所述第一时钟信号通过逻辑运算得 到。
6. 如权利要求4或5所述的模数转换器，其特征在于，所述PMOS管的栅极具体用于接 收所述控制信号，所述NMOS管的栅极具体用于接收所述控制信号的反相信号，以控制所述 至少一个CMOS传输门的导通，从而实现对所述第一时钟信号的选通控制。
7. 如权利要求1至6任一所述的模数转换器，其特征在于，所述模数转换器还包括：振 荡器，用于生成所述第一时钟信号。
8. 如权利要求1至6任一所述的模数转换器，其特征在于，所述第一时钟信号为独立于 所述ADC的系统时钟信号。
9. 如权利要求1至8任一所述的模数转换器，其特征在于，所述时钟生成器还包括缓冲 器，用于接收所述第一时钟信号并增强所述第一时钟信号的驱动能力，以及将驱动能力增 强后的所述第一时钟信号分别传输给所述M个传输门。
10. -种模数转换方法，用于模数转换器ADC，其特征在于，所述ADC包括：时钟生成器、 M个ADC通道以及加法器，其中，所述时钟生成器包括M个传输门，所述方法包括： 所述时钟生成器接收周期性的第一时钟信号，并通过所述M个传输门对所述所述第一 时钟信号进行选通控制，生成M个第二时钟信号，其中，M为大于等于2的整数，所述第一时 钟信号的每个周期中包括M个时钟脉冲，所述M个第二时钟信号的周期与所述第一时钟信 号的周期相等，且每个第二时钟信号的每个周期中分别包括所述M个时钟脉冲中的一个时 钟脉冲； 所述M个ADC通道接收一个模拟信号，并分别在所述M个第二时钟信号的控制下，对所 述模拟信号进行采样以及模数转换，得到M个数字信号，其中每个ADC通道分别对应所述M 个第二时钟信号中的一个时钟信号； 所述加法器在数字域对所述M个数字信号进行相加，得到一个数字输出信号。
11. 如权利要求10所述的方法，其特征在于，所述M个第二时钟信号各自的相位构成公 差为2 /M的等差数列，2 表示所述M个第二时钟信号的周期。
12. 如权利要求10或11所述的方法，其特征在于，还包括：所述时钟生成器接收所述 ADC所在系统的系统时钟并作为所述第一时钟信号，或者通过振荡生成所述第一时钟信号。
13. -种无线收发信机，其特征在于，包括：混频器和如权利要求1至9任一所述的模 数转换器ADC; 所述混频器用于接收射频信号，并利用预设的本振信号对所述射频信号进行混频，得 到模拟基频信号； 所述ADC用于接收所述模拟基频信号，并对所述模拟基频信号进行数模转换，得到一 个数字基频信号并输出。
【专利摘要】本发明实施例公开一种模数转换器以及模数转换方法，所述模数转换器包括：时钟生成器，包括M个传输门，所述M个传输门用于接收周期性的第一时钟信号，并分别对所述第一时钟信号进行选通控制，生成M个第二时钟信号，其中，M为大于等于2的整数，所述第一时钟信号的每个周期中包括M个时钟脉冲，所述M个第二时钟信号的周期与所述第一时钟信号的周期相等，且所述M个第二时钟信号的每个周期中分别包括所述M个时钟脉冲中的一个时钟脉冲；以时间交织方式配置的M个ADC通道，用于接收一个模拟信号，并分别在所述M个第二时钟信号的控制下，对所述模拟信号进行采样以及模数转换，得到M个数字信号，其中每个ADC通道分别对应所述M个第二时钟信号中的一个时钟信号；加法器，用于在数字域对所述M个数字信号相加，得到一个数字输出信号。
【IPC分类】H03M1-12
【公开号】CN104702285
【申请号】CN201410836902
【发明人】杨金达, 周立人
【申请人】华为技术有限公司
【公开日】2015年6月10日
【申请日】2014年12月26日