应用于多谐振荡器的新型迟滞比较器的制造方法
【技术领域】
[0001]本发明涉及振荡器技术领域，特别是涉及一种应用于多谐振荡器的新型迟滞比较器。
【背景技术】
[0002]多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。在工作时，电路的状态在两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。
[0003]传统的多谐振荡器主要是接入工作电压，并通过阻容耦合使两个电子器件交替导通与截止，从而自激产生方波。传统的多谐振荡器的震荡频率随工作电压的变化而变化较大且产生较大的尾电流，存在直流功耗大的缺点。
【发明内容】
[0004]基于此，有必要针对上述问题，提供一种直流功耗小的应用于多谐振荡器的新型迟滞比较器。
[0005]一种应用于多谐振荡器的新型迟滞比较器，包括迟滞比较器输入级电路和迟滞比较器输出级电路，所述迟滞比较器输入级电路包括同相输入端、反相输入端、第一输出端和第二输出端，所述迟滞比较器输出级电路包括第一输入端、第二输入端和输出端；
[0006]所述迟滞比较器输入级电路的同相输入端用于连接多谐振荡器的充电电路与电容的公共端，所述迟滞比较器输入级电路的反相输入端用于连接多谐振荡器的第一电阻和第二电阻的公共端；所述迟滞比较器输入级电路的第一输出端连接所述迟滞比较器输出级电路的第一输入端，所述迟滞比较器输入级电路的第二输出端连接所述迟滞比较器输出级电路的第二输入端，所述迟滞比较器输出级电路的输出端用于连接多谐振荡器的所述输出端口 ；
[0007]所述迟滞比较器输入级电路用于在其同相输入端的电压大于或等于其反相输入端的电压与预设的正转折电压之和时，控制其第一输出端输出高电平，以及在其同相输入端的电压小于或等于其反相输入端的电压与预设的负转折电压之差时，控制其第二输出端输出高电平；所述迟滞比较器输出级电路用于在其第一输入端接收高电平时，控制其输出端输出高电平，并在其第二输入端接收到高电平时，控制其输出端输出低电平，从而使所述多谐振荡器的输出端口输出振荡信号。
[0008]新型迟滞比较器所应用的多谐振荡器还包括第一电阻、第二电阻、充电电路、放电电路、电容、电源接入端口、接地端口和输出端口。第一电阻和第二电阻串联，第一电阻的另一端连接电源接入端口，第二电阻的另一端连接接地端口 ；充电电路的输入端连接电源接入端口，输出端连接电容一端，充电电路的控制端连接输出端口，电容另一端连接接地端口；放电电路的输入端连接充电电路与电容的公共端，放电电路的输出端连接接地端口，放电电路的控制端连接输出端口。充电电路用于在输出端口输出低电平时对电容进行充电，升高迟滞比较器输入级电路的同相输入端的电压；放电电路用于在输出端口输出高电平时对电容进行放电，降低迟滞比较器输入级电路的同相输入端的电压。
[0009]上述应用于多谐振荡器的新型迟滞比较器，迟滞比较器输入级电路在其同相输入端的电压大于或等于其反相输入端的电压与正转折电压之和时，控制其第一输出端输出高电平，并在其同相输入端的电压小于或等于其反相输入端的电压与负转折电压之差时，控制其第二输出端输出高电平。迟滞比较器输出级电路在其第一输入端接收高电平时，控制其输出端输出高电平，并在其第二输入端接收到高电平时，控制其输出端输出低电平，使输出端口输出振荡信号。通过输出端口的高低电平状态控制电容的充放电状态，从而改变迟滞比较器输入级电路的同相输入端的电压，根据迟滞比较器输入级电路的同相输入端和反相输入端的电平差值状态改变输出端口的电平状态。采用迟滞比较器电路结构实现多谐振荡器，输出震荡信号，不受电源接入端口接入的工作电压的影响，与传统的多谐振荡器相比，具有频率稳定度高，直流功耗小，集成度高等优点，且使多谐振荡器起振时间短从而减少开机时间。
【附图说明】
[0010]图1为一实施例中多谐振荡器的原理图；
[0011]图2为图1中迟滞比较器输入级电路的原理图。
【具体实施方式】
[0012]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
[0013]需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
[0014]除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0015]一种应用于多谐振荡器的新型迟滞比较器，如图1所示，包括迟滞比较器输入级电路110和迟滞比较器输出级电路120，迟滞比较器输入级电路110包括同相输入端V+、反相输入端V-、第一输出端和第二输出端，迟滞比较器输出级电路120包括第一输入端、第二输入端和输出端。
[0016]新型迟滞比较器所应用的多谐振荡器还包括第一电阻R1、第二电阻R2、充电电路130、放电电路140、电容Cl、电源接入端口 VDD、接地端口 GND和输出端口 vo，充电电路130和放电电路140均包括输入端、输出端和控制端。第一电阻Rl和第二电阻R2串联，第一电阻Rl的另一端连接电源接入端口 VDD，第二电阻R2的另一端连接接地端口 GND ;充电电路130的输入端连接电源接入端口 VDD，输出端连接电容Cl 一端，充电电路130的控制端连接输出端口 NO,电容Cl另一端连接接地端口 GND ;放电电路140的输入端连接充电电路130与电容Cl的公共端，放电电路140的输出端连接接地端口 GND，放电电路140的控制端连接输出端口 vo。
[0017]迟滞比较器输入级电路110的同相输入端V+用于连接多谐振荡器的充电电路130与电容Cl的公共端，迟滞比较器输入级电路110的反相输入端用于连接多谐振荡器的第一电阻Rl和第二电阻R2的公共端；迟滞比较器输入级电路110的第一输出端连接迟滞比较器输出级电路120的第一输入端，迟滞比较器输入级电路110的第二输出端连接迟滞比较器输出级电路120的第二输入端，迟滞比较器输出级电路120的输出端用于连接输出端口
VOo
[0018]多谐振荡器的第一电阻Rl和第二电阻R2对电源接入端VDD接入的电压进行分压，为迟滞比较器输入级电路110的反相输入端V-提供基准电压。充电电路130在输出端口 vo输出低电平时对电容Cl进行充电，升高迟滞比较器输入级电路110的同相输入端V+的电压。放电电路140在输出端口 vo输出高电平时对电容Cl进行放电，降低迟滞比较器输入级电路110的同相输入端V+的电压。
[0019]迟滞比较器输入级110电路用于在其同相输入端V+的电压大于或等于其反相输入端V-的电压与预设的正转折电压之和时，控制其第一输出端输出高电平，以及在其同相输入端V+的电压小于或等于其反相输入端V-的电压与预设的负转折电压之差时，控制其第二输出端输出高电平。迟滞比较器输出级电路120用于在其第一输入端接收高电平时，控制其输出端