输出高电平，并在其第二输入端接收到高电平时，控制其输出端输出低电平，从而使多谐振荡器的输出端口 vo输出振荡信号。
[0020]上述应用于多谐振荡器的新型迟滞比较器，迟滞比较器输入级电路110在其同相输入端V+的电压大于或等于其反相输入端V-的电压与正转折电压之和时，控制其第一输出端输出高电平，并在其同相输入端V+的电压小于或等于其反相输入端V-的电压与负转折电压之差时，控制其第二输出端输出高电平。迟滞比较器输出级电路120在其第一输入端接收高电平时，控制其输出端输出高电平，并在其第二输入端接收到高电平时，控制其输出端输出低电平，使输出端口 vo输出振荡信号。通过输出端口 vo的高低电平状态控制电容Cl的充放电状态，从而改变迟滞比较器输入级电路110的同相输入端V+的电压，根据迟滞比较器输入级电路110的同相输入端V+和反相输入端V-的电平差值状态改变输出端口vo的电平状态。采用迟滞比较器电路结构实现多谐振荡器，输出震荡信号，不受电源接入端口 VDD接入的工作电压的影响，与传统的多谐振荡器相比，具有频率稳定度高，直流功耗小，集成度高等优点，且使多谐振荡器起振时间短从而减少开机时间。
[0021]上述应用于多谐振荡器的新型迟滞比较器结构简单，可实现全集成化，且占用芯片面积较小，降低了生产成本。由于只有由第一电阻Rl和第二电阻R2组成的分压电路存在部分直流电流，且可根据电源接入端VDD接入电压的大小调整第一电阻Rl和第二电阻R2的阻值来降低直流电流，大大降低了直流待机功耗，增加了如移动电池等供电设备的使用寿命。上述新型迟滞比较器构成的多谐振荡器一上电便能起振，不存在起振问题和起振时间，提尚了起振可靠性和及时性。
[0022]具体地，在其中一个实施例中，如图1和图2所示，迟滞比较器输入级电路110包括第一开关管匪1、第二开关管匪2、第三开关管PM1、第四开关管PM3、第五开关管PM4和第六开关管PM2。
[0023]第一开关管匪I和第二开关管匪2的控制端分别为迟滞比较器输入级电路110的同相输入端V+和反相输入端V-，第一开关管匪I的控制端用于连接充电电路130和电容Cl的公共端，第二开关管匪2的控制端用于连接第一电阻Rl和第二电阻R2的公共端。第一开关管匪I的输入端连接第三开关管PMl和第四开关管PM3的控制端，并连接第三开关管PMl和第五开关管PM4的输出端，第一开关管匪I的输出端用于连接多谐振荡器的接地端口 GND。第二开关管匪2的输入端连接第五开关管PM4和第六开关管PM2的控制端，并连接第四开关管PM3和第六开关管PM2的输出端，第二开关管匪2的输出端用于连接接地端P GND0
[0024]第三开关管pM1、第四开关管PM3、第五开关管PM4和第六开关管pM2的输入端均用于连接多谐振荡器的电源接入端口 VDD。第五开关管PM4的输出端作为迟滞比较器输入级电路110的第一输出端，与迟滞比较器输出级电路120的第一输入端连接。第四开关管PM3的输出端作为迟滞比较器输入级电路110的第二输出端，与迟滞比较器输出级电路120的第二输入端连接。
[0025]本实施例中第一开关管匪1、第二开关管匪2、第三开关管PMl、第四开关管PM3、第五开关管PM4和第六开关管PM2构成迟滞比较器的输入级，其中第一开关管匪I和第二开关管匪2为伪差分输入对管，其控制端分别作为迟滞比较器的正相输入端和反相输入端，第三开关管PMl和第六开关管PM2为负载管，第四开关管PM3和第五开关管PM4构成正反馈回路，从而形成迟滞比较器。
[0026]迟滞比较器的原理如图2所示，假设使用正负电源，且同相输入端V+接地，即指电源接入端VDD连接正电源，接地端口 GND连接负电源，以同相输入端V+的电平为零且保持不变作为参考点进行解释说明。当第二开关管匪2的控制端(即反相输入端V-)的电平远低于零时，第一开关管匪1导通，第二开关管匪2截止，则第三开关管PMl和第四开关管PM3将导通，第五开关管PM4和第六开关管PM2将截止。因此迟滞比较器输入级电路110的第二输出端Vo2输出高电平。随着反相输入端V-的电压不断增大，第二开关管匪2将逐渐导通，第四开关管PM3和第六开关管匪2将有电流流过。当反相输入端V-的电压继续增大，使得流过第二开关管匪2的电流大于流过第四开关管PM3的电流时，比较器的状态就会改变，将有大部分电流流过第二开关管匪2和第六开关管PM2，此时第五开关管PM4导通，第三开关管PM1、第四开关管PM3和第一开关管匪I截止，迟滞比较器输入级电路110的第一输出端Vol输出高电平，此时输入反相输入端V-的电压即为正转折电压。随着输入反相输入端V-减小，第二开关管匪2将趋向于截止，第一开关管匪1将趋向于导通，迟滞比较器输入级电路110到达某一点使得第一开关管匪I的电流等于第五开关管PM4中的电流，此时输入反相输入端V-的电压即为负转折电压。
[0027]第一开关管匪1、第二开关管匪2、第三开关管PM1、第四开关管PM3、第五开关管PM4和第六开关管PM2具体可以是三极管或MOS管。在其中一个实施例中，第一开关管匪I和/或第二开关管匪2为N沟道MOS管。第三开关管PMl、第四开关管PM3、第五开关管PM4和第六开关管PM2中的至少一个为P沟道MOS管。
[0028]在其中一个实施例中，如图1所示，迟滞比较器输出级电路120包括第七开关管匪3、第八开关管NM4、第九开关管PM5和第十开关管PM6。
[0029]第七开关管匪3的控制端连接第八开关管NM4的控制端和输入端，第七开关管匪3的输出端用于连接多谐振荡器的接地端口 GND，输入端连接第九开关管PM5的输出端；第八开关管NM4的输出端用于连接接地端口 GND，输入端连接第十开关管PM6的输出端。第九开关管PM5的控制端作为迟滞比较器输出级电路120的第一输入端，与迟滞比较器输入级电路110的第一输出端连接，具体连接第四开关管PM3的输出端。第九开关管PM5的输出端作为迟滞比较器输出级电路120的输出端，与输出端口 vo连接，第九开关管PM5的输入端用于连接多谐振荡器的电源接入端口 VDD ;第十开关管PM6的输入端用于连接电源接入端口 VDD，第十开关管PM6的控制端作为迟滞比较器输出级电路120的第二输入端，与迟滞比较器输入级电路110的第二输出端连接，具体连接第五开关管PM4的输出端。
[0030]本实施例中第七开关管匪3、第八开关管NM4、第九开关管PM5和第十开关管PM6构成迟滞比较器的输出级，第七开关管匪3和第八开关管NM4为输出级的镜像负载，实现迟滞比较器的单端化输出。
[0031]第七开关管匪3、第八开关管NM4、第九开关管PM5和第十开关管PM6同样可以是采用三极管或MOS管。在其中一个实施例中，第七开关管匪3和/或第八开关管NM4为N沟道MOS管。第九开关管PM5和/或第十开关管PM6为P沟道MOS管。
[0032]采用内部正反馈结构的迟滞比较器电路结构实现多谐振荡器，可以实现全集成化，且对工作电压的敏感度较小，频率稳定度高。
[0033]在其中一个实施例中，如图1所示，多谐振荡器的充电电路130包括充电控制开关管PM7和第三电阻R4，充电控制开关管PM7的输入端作为充电电路130的输入端，与电源接入端口 VDD连接。充电控制开关管PM7的控制端作为充电电路130的控制端，连接输出端口 No。充电控制开关管PM7的输出端连接第三电阻R4的一端，第三电阻R4的另一端作为充电电路130的输出端，与电容Cl连接。
[0034]进一步