，在以电路基准端子VSS为基准的情况下，在时刻t2为电压(Va - AVl)和电压Va，在紧随时刻t2之后分别大小关系反转为电压V α和电压(Va — AV2)，在时刻t3之后上升至电压(Vhh+Va)和电压(Vhh+Va - AV2)。
[0069]此处，M0SFET12a为断开状态，但是在高耐压的M0SFET12a的漏极源极间存在大的寄生电容，而且由于该漏极源极间电容与M0SFET12a的源极侧的第一电流输出端子Na的寄生电容中去除该漏极源极间电容后的寄生电容相比相当大(例如10?100倍左右或者其以上)，伴随非反相输入端子Np的电压上升，由于经该漏极源极间电容的静电耦合，第一电流输出端子Na的电压也从紧临时刻t3之前的电压状态(基准电压Vss = 0V)急剧上升。由于与第一电流输出端子Na连接的MOSFETlOb伴随第一电流输出端子Na的电压上升而导通，所以一端上升的第一电流输出端子Na的电压最终下降到原来的电压状态(基准电压Vss = 0V) ο
[0070]另一方面，MOSFET12b和MOSFETlOc为导通状态，流动有电流12，但是在高耐压的MOSFET12b的漏极源极间存在大的寄生电容，而且该漏极源极间电容与M0SFET12b的源极侧的第二电流输出端子Nb的寄生电容中去除该漏极源极间电容后的寄生电容相比相当大(例如10?100倍左右或者其以上)，所以伴随反相输入端子Nn的电压上升，由于经该漏极源极间电容的静电耦合，第二电流输出端子Nb的电压也抵抗流入MOSFETlOc的电流12，而从紧临时刻t3之前的电压状态(使电流12流动的M0SFET12b的源极电压)急剧上升。由于与第二电流输出端子Nb连接的MOSFETlOc为导通状态，所以一端上升了的第二电流输出端子Nb的电压最终下降到上述原来的电压状态。而且，第二电流输出端子Nb的电压变为高于比M0SFET12b的栅极电压(电源电压Vcc)低了 M0SFET12b的阈值电压的量的电压的期间，本来导通状态的M0SFET12b变为断开状态。S卩，成为反相输入端子Nn间的电压没有被M0SFET12b驱动的状态，有可能比较器14的动作暂时容易受噪声的影响而变得不稳定。
[0071]总结以上，在从紧临时刻tl之前的稳定状态(状态H)经过紧随时刻tl之后的过渡状态而至之后的稳定状态(状态L)的期间，由于是高电压输出端子OUT的输出电压从高电压Vhh下降至基准电压Vss (接地电压=OV)的动作，所以不产生第一电流输出端子和第二电流输出端子Na、Nb的端子电压过度上升的现象。与此相对，从紧临时刻t2之前的状态L起，如果在时刻t2，高压侧输入信号SIH从低电平转变为高电平，且低压侧输入信号SIL从高电平转变为低电平，则在时刻t3后，高电压输出端子OUT的电压电平从紧临时刻t2之前的电压状态(基准电压Vss = OV)上升至高电压Vhh，所以追随其，非反相输入端子Np和反相输入端子Nn各自的电压也上升。其结果是，由于经M0SFET12a、12b各自的漏极源极间电容的静电親合，第一电流输出端子和第二电流输出端子Na、Nb各自的电压也暂时上升，在经过规定时间后，下降至紧临时刻t3之前的电压状态。即，产生第一电流输出端子和第二电流输出端子Na、Nb的端子电压过度上升的现象。
[0072]如上所述，在没有电压抑制电路15a、15b的情况下，由于能够产生第一电流输出端子和第二电流输出端子Na、Nb的端子电压过度上升的现象，所以通过设置电压抑制电路15a、15b，能够抑制该端子电压的过度上升。
[0073]接着，说明电压抑制电路15a、15b的电路结构的具体例。本实施方式中，电压抑制电路15a、15b分别由2端子电路构成，该2端子电路的一端(第一端子NI)分别与第一电流输出端子和第二电流输出端子Na、Nb连接，该2端子电路的另一端(第二端子N2)与电路基准端子VSS连接。
[0074]电压抑制电路15a、15b具有以下的第一电路结构和第二电路结构中的至少任一个电路结构。
[0075]第一电路结构在第一端子NI和第二端子N2之间设置有端子间电压超过规定的电压时成为导通状态的2端子开关元件或者2端子开关电路。
[0076]如上所述，在状态H的稳定状态下，MOSFET12b为导通状态，MOSFET12b的栅极源极间电压自动调节，使得流动与流入MOSFETlOc的电流12相同的电流，因而第二电流输出端子Nb的端子电压成为该调节后的M0SFET12b的源极电压。同样，在状态L的稳定状态下，MOSFET12a为导通状态，MOSFET12a的栅极源极间电压自动调节，使得流动与流入MOSFETlOb的电流Il相同的电流，第一电流输出端子Na的端子电压成为该被调节后的MOSFET12a的源极电压。因而，在第一电路结构的电压抑制电路15a、15b中，设定上述2端子开关元件或者2端子开关电路的接通电压，使得当第一电流输出端子和第二电流输出端子Na、Nb中的一者的电压上升至超过设定得比上述各稳定状态下的M0SFET12a、12b的源极电压高的规定的基准电压时，第一端子NI和第二端子N2间导通。
[0077]由此，通过具有第一电路结构的电压抑制电路15a、15b，能够在不妨碍本发明电路I的电路动作的情况下抑制第一电流输出端子和第二电流输出端子Na、Nb的端子电压的过度的上升。
[0078]第二电路结构构成为，电容比高耐压的M0SFET12a、12b的漏极源极间电容大的电容器的一端与第一端子NI连接，另一端直接或者经低阻抗元件或电路与第二端子N2连接。
[0079]如上所述，在高压侧输入信号SIH从低电平转变为高电平，高电压输出端子OUT的电压电平从基准电压Vss( = 0V)上升至高电压Vhh的过渡期间，追随该电压上升，非反相输入端子Np和反相输入端子Nn各自的电压也上升，而且由于经M0SFET12a、12b各自的漏极源极间电容的静电耦合，第一电流输出端子和第二电流输出端子Na、Nb各自的电压也暂时上升。因而，通过设置第二电路结构的电压抑制电路15a、15b，第一电流输出端子和第二电流输出端子Na、Nb的寄生电容变得比M0SFET12a、12b各自的漏极源极间电容大，所以利用电压抑制电路15a、15b的向电容器的电荷分配效果，抑制由上述静电耦合引起的第一电流输出端子和第二电流输出端子Na、Nb的过度的电压上升。
[0080]图3示出第一电路结构的电压抑制电路15a、15b的电路结构例。图3所示的电路结构例中，例示了上述2端子开关元件由齐纳二极管21和二极管22构成的情况。此外，作为上述2端子开关电路，能够使用齐纳二极管或二极管的串联电路，或者齐纳二极管21或二极管22与恒压电源23的串联电路等。而且，2端子开关元件不限定于齐纳二极管21或者二极管22，只要是两端子间的电压超过一定的阈值电压时流动电流的开关元件，电流的流动方向为单方向或者双方向都能够利用。此外，二极管22不限定于PN结二极管，能够利用各种方式的部件。
[0081]图4表示第二电路结构的电压抑制电路15a、15b的电路结构例。图4所示的电路结构例中，例示了由电容比M0SFET12a、12b的漏极源极间电容大的单个电容器24构成的情况、由电阻元件25与该电容器24串联的串联电路构成的情况和由电阻元件25与二极管22的并联电路和该电容器24串联的串联电路构成的情况。
[0082]电压抑制电路15a、15b可以是将图3和图4中例示的第一电路结构和第二电路结构的电路适当地并联或者串联地组合而构成的。
[0083]〈其他实施方式〉
[0084]在上述实施方式中，详细说明了本发明电路的优选实施方式的一例。本发明电路的电路结构不限定于上述实施方式，在没有脱离本发明的要旨的范围内能够进行各种变形实施。以下说明本发明电路的其他实施方式。
[0085]〈I〉上述实施方式中，作为电流产生电路3，采用对第一电流输出端子和第二电流输出端子Na、Nb分别单独准备MOSFETlOb、10c，而分别独立地生成流入M0SFET12a、12b的电流的电路结构，但是也可以采用如图5所示，令第一电流输出端子和第二电流输出端子Na、Nb为一个电流输出端子Ne，与MOSFET12a、12b各自的源极一并连接的电路结构。该情况下，不需要由η型的MOSFETlOa、1c的组合构成的第二电流镜电路。在该其他实施方式中，由于电流输出端子Ne为一个，所以与其连接的电压抑制电路15c也为一个即可。作为电压抑制电路15c，能够利用上述第一电路结构或者第二电路结构的电路。
[0086]〈2〉电流产生电路3不限定于图1中例示的电路结构例。只要是能够产生流入MOSFET12a, 12b的恒定电流的结构即可，能够利用各种恒定电流产生电路。例如，也可以是使用其他的电流镜电路生成在图1所示的流入MOSFETlOa的电流的电路结构。
[0087]〈3〉上述实施方式中，非反相输入端子Np与反相输入端子Nn间的电压差，作为在电阻元件13a、13b的两端间产生的电压降的差、即流入电阻元件13a、13b的电流的差而产生，但是作为使该电压降产生的负载电路(电流电压转换电路)，不限定于作为线性元件的电阻元件，只要是两端间的电压降的量根据电流的多寡而变化的2端子元件或者2端子电路，即使其电流电压特性不是线性的电阻特性，也可以是非线性的电流电压特性。例如代替电阻元件13a、13b可以使用二极管或者三极管。
[0088]〈4〉上述实施方式中，MOSFET12aU2b作为根据栅极电压控制流入漏极源极间的电流的电流控制元件起作用，只要是作为同样的电流控制元件起作用的元件，也可以是MOSFET以外的元件，此外不需要必须是单个元件。
[0089]〈5〉上述实施方式