高，但是功率使用会高，因为即使在开关的源极和/或漏极处存在大的RF信号摆动的情况下开关仍保持关断。
[0052]自适应开关偏置电路22能够用来基于高功率电源电压VHI(；H和低功率电源电压VL0W之间的电压差来动态地控制NFET开关21的栅极和/或沟道偏置电压。例如，自适应开关偏置电路能够基于高功率电源电压VHI(；H和低功率电源电压之间的电压差来控制开关接通电压的量值和开关关断电压的量值。自适应开关偏置电路22能够用来偏置NFET开关21以提供实现接通状态阻抗与关断状态功率使用之间的期望权衡同时满足晶体管最大过压规格的接通状态偏置电压和关断状态偏置电压。
[0053]例如，当使用不同的外部电源电压电平供电时，自适应开关偏置电路22能够向NFET开关21提供不同电平的电压偏置。通过提供能够以此方式自适应偏置的RF开关电路，RF开关电路能够用于使用不同外部电源电压电平的应用中，同时避免适用于特定的外部电源电压电平的多个RF开关电路变型例的需要。
[0054]为了降低制造成本，期望的是使用利用相同掩模组制作的集成电路来在与不同的外部电源电压电平相关联的各种应用中提供RF开关。通过包含自适应开关偏置电路22，当在不同的外部电源电压电平下工作时，RF开关电路20能够利用期望的接通状态和关断状态偏置电压来工作，能够避免对制造与不同掩模组相关联的多个1C变型例的需要。
[0055]在一个实施例中，在+3.3V的外部电源电压下或者+5.0V的外部电源电压下工作时，自适应开关偏置电路22能够通过期望的接通状态电压和关断状态电压来自适应地偏置NFET开关21。因此，包括RF开关电路20的集成电路的终端用户或顾客能够实现最优的RF开关功能，而无论顾客是否希望使用+3.3V或+5.0V的电源。
[0056]图3Α是根据另一实施方案的RF开关电路50的电路图。RF开关电路50包括第一FET开关61、第二 FET开关62、第三FET开关63和自适应开关偏置电路52。虽然图3Α示出了使用三个FET开关的配置，但是RF开关电路50能够改造以包含更多或更少的FET开关。
[0057]图示的自适应开关偏置电路52包括电源相关电压生成电路53以及分压器54。另夕卜，利用高功率电源电压VHI(；H和低功率电源电压来对自适应开关偏置电路52进行供电。虽然为图清晰的原因在图3Α中没有示出，自适应开关偏置电路52能够接收用于接通或关断FET开关61-63的一个或多个开关启用信号。自适应开关偏置电路52能够使用利用开关启用信号来接通或关断FET开关61-63的各种开关控制方案，包括但不限于下面参考图4A-4B进一步论述的开关控制方案。
[0058]电源相关电压生成电路53接收高功率电源电压VHI(；H并且生成电源相关电压vDEPENDENT,电源相关电压具有基于高功率电源电压vHI(；H的电压电平而变化的电压电平。因此，与当被提供高功率电源电压时生成固定或调节电压的电压调节器相比，图示的电源相关电压生成电路53生成电源相关电压VDEPENDENT而具有随高功率电源电压V _而变化的电压电平。在一个实施方案中，电源相关电压VDEPENDENT的电压相对于高功率电源电压VHI(；H偏移和/或缩放。
[0059]在图示的配置中，电源相关电压VDEPENDENT提供给分压器54，分压器54基于电源相关电压VDEPENDENT与低功率电源电压之间的分压操作而生成偏置电压VBIAS。例如，偏置电压VBIAS能够对应于电源相关电压V DEPENDENT与低功率电源电压V UJW之间的电压差的小部分。
[0060]偏置电压￥_能够用来以各种方式偏置第一至第三FET开关61-63。例如，在一个实施方案中，偏置电压VBIAS用来控制第一至第三FET开关61-63的栅极电压。在另一实施方案中，偏置电压VBIAS用来控制第一至第三FET开关61-63的沟道电压。
[0061]偏置电压VBIAS能够基于高功率电源电压V.与低功率电源电压之间的电压差来自适应地变化。通过控制分压器54的分压比以及高功率电源电压VHI(；H与电源相关电压VDEPENDENT之间的电压关系或映射，能够实现期望的自适应偏置。能够选择自适应偏置以为第一至第三FET开关61-63提供期望的接通状态电压和关断状态电压。
[0062]图3B是根据另一实施方案的RF开关电路70的电路图。RF开关电路70包括第一至第三FET开关61-63以及自适应开关偏置电路72。
[0063]除了图3B的RF开关电路70图示出自适应开关偏置电路72的具体配置之外，图3B的RF开关电路70类似于图3A的RF开关电路50。如图3B所示，自适应开关偏置电路72包括电源相关电压生成电路73，其包括带隙电压基准电路或带隙电路75和减法电路76。另外，自适应开关偏置电路72包括分压器74，分压器74包含第一电阻器77和第二电阻器78 ο
[0064]图示的带隙电路75生成带隙基准电压VB(；，其通常在大约1.2V至1.3V的范围内。本领域普通技术人员将理解的是，即使在存在电源变动、温度变化、和/输出加载约束的情况下，带隙电路75能够用来生成具有基本固定或恒定的电压的基准电压。
[0065]如图3B所示，减法电路76能够用来从高功率电源电压VHISH中减去带隙基准电压VB(；以生成电源相关电压VDEPENDENT。因此，在图示的配置，电源相关电压VDEPENDENT可以约等于Vhigh-Vbg,因此，在该配置中电源相关电压VDEPENDENT对应于高功率电源电压V_的偏移变化形式。
[0066]图示的分压器74包括第一电阻器77和第二电阻器78，它们串联地电连接在电源相关电压VDEPENDENT与低功率电源电压V u]W之间。另外，分压器74生成偏置电压V BIAS，其能够基于电源相关电压Vd—与低功率电源电压之间的电压差以及第一电阻器77和第二电阻器78之间的电阻比。
[0067]偏置电压VBIAS能够基于高功率电源电压V.与低功率电源电压之间的电压差而自适应地变化。例如，当低功率电源电压对应于电压等于0V的接地电源时，偏置电压VBIAS能够具有大约等于(V HIGH-VBG) *R2/ (R!+R2)的电压，其中札是第一电阻器77的电阻，R2是第二电阻器78的电阻。
[0068]仅为了示例说明的目的，在一个实施例中，低功率电源电压约等于0V，带隙基准电压VBe约等于1.2V，电阻比R2/(VR2)约等于0.641。另外，偏置电压VBIAS施加到FET开关的栅极，将沟道控制到低功率电源电压或高功率电源电压V_以接通或关断FET开关。在这种配置中，当高功率电源电压VHI(；H约等于3.3V时，偏置电压V BIAS可以约等于
1.35V，这可对应于1.95V的接通状态栅极-源极(Vss)电压或接通电压以及约1.35V的关断状态源极-栅极(VS(；)电压或关断电压。另外，当高功率电源电压VHI(；H约等于5.0V时，偏置电压VBIAS可以约等于2.44V，这可对应于约2.56V的接通状态栅极-源极(Vss)电压以及约2.44V的关断状态源极-栅极(VS(；)电压。虽然仅为示例说明的目的提供了电压电平和电阻比的一个具体实施例，其他值是可能的。
[0069]通过控制分压器74的电阻比以及高功率电源电压VHISH与电源相关电压VDEPENDENT之间的电压映射，对于高功率电源电SV_的两个以上的电压电平，能够实现期望的自适应偏置。另外，自适应偏置能够提供期望的接通状态FET偏置电压和关断状态FET偏置电压。
[0070]通过自适应地偏置FET开关，RF开关电路70能够用于使用不同的外部电源电压电平的应用中。自适应偏置能够实现针对特定的电源电压电平来实现期望的接通状态阻抗和关断状态功率使用，这能够有助于在插入损耗、功率使用、线性度、失真和/或RF隔离方面实现期望的平衡或优化。
[0071]在一些配置中，响应于终端用户施加特定电压电平的外部电源电压，自动地实现开关偏置。因此，通过避免对1C编程配置数据和/或熔断熔丝以控制开关偏置电压电平的需要来提供增强的灵活性和/或易用性。
[0072]在其他配置中，通过终端用户或制造过程中编程来控制开关偏置以实现特定应用所期望的性能。例如，在一个实施方案中，RF开关电路包括包含可编程存储器的控制电路，并且与用于不同电源电压的接通电压和关断电压相关联的电压电平可以基于存储在可编程存储器中的数据。例如，存储在可编程存储器中的数据可以用来例如通过控制分压器的分压比和/或高功率电源电压和电源相关电压之间的电压映射来实现期望的开关偏置电压。然而，存储的数据可以用来以其他方式实现期望的开关偏置电压。
[0073]在一些实现中，可编程存储器可以是易失性存储器，其经过编程以包括对应于加电或接通期间的期望开关偏置电压的数据和/或编程有在工作期间的数据。在其他实现中，可编程存储器可以是非易失性存储器，包括例如闪存、只读存储器(ROM)、和/或利用