熔丝和/或反熔丝实现的存储器，并且非易失性存储器可以编程有制造期间的数据。在这种配置中，通过为可编程存储器编程有适合于特定应用的一些开关偏置电压，RF开关电路能够用于各种不同的应用。
[0074]图4A是根据另一实施方案的RF开关电路80的电路图。RF开关电路80包括NFET开关21、栅极偏置电阻器31、第一沟道偏置电阻器32、第二沟道偏置电阻器33、第一 DC阻断电容器41和第二 DC阻断电容器42，这些如之前结合图2所描述的。RF开关电路80还包括自适应开关偏置电路81。利用高功率电源电压VHISH和低功率电源电压V _来对RF开关电路20加电，并且包括RF输入RFin、RF输出RF.和开关启用输入SW EN。
[0075]图示的自适应开关偏置电路81包括自适应沟道偏置电路82以及开关控制逻辑电路83ο利用高功率电源电压VHISH和低功率电源电压V _来对自适应沟道偏置电路82加电，自适应沟道偏置电路82生成偏置电压VBIAS，偏置电压用来偏置NFET开关21的沟道。偏置电压％%能够基于高功率电源电压V ?_和低功率电源电压V _之间的电压差而自适应地变化。在一些配置中，自适应沟道偏置电路82可以包括电源相关电压生成电路和分压器，例如图3A和/或3B中所示的那些。但是，其他配置是可能的。
[0076]利用高功率电源电压VHI(；H和低功率电源电压来对开关控制逻辑电路83加电，开关控制逻辑电路83能够用来基于在开关启用输入SWEN处接收到的开关启用信号的状态来控制NFET开关21的栅极电压。因此，图示的RF开关电路80示出了这样的方案:自适应偏置电压提供给FET开关的沟道，通过基于开关启用信号的状态来控制FET的栅极电压，接通或关断FET开关。例如，当开关控制逻辑电路83接通NFET开关21时，NFET开关的栅极-源极电压(VJ或接通电压可约等于VHI(；H-VBIAS。另外，当开关控制逻辑电路83关断NFET开关21时，NFET开关的源极-栅极电压(VS(；)或关断电压可约等于νΒΙΚ-\?。虽然描述了开关偏置的一个实施例，其他配置是可能的。
[0077]虽然开关控制逻辑电路83图示为缓冲电路，开关控制逻辑电路83能够以多种方式来实现，包括例如使用诸如一个或多个反相器、NAND门和/或N0R门的逻辑电路。
[0078]图4B是根据另一实施方案的RF开关电路90的电路图。除了图4B的RF开关电路90包括自适应开关偏置电路的不同配置之外，图4B的RF开关电路90类似于图4A的RF开关电路80。
[0079]例如，图示的RF开关电路90包括自适应开关偏置电路91，其包括自适应栅极偏置电路92和开关控制逻辑电路93。利用高功率电源电压VHISH和低功率电源电压V _对自适应栅极偏置电路92加电，并且自适应栅极偏置电路92生成用来偏置NFET开关21的栅极的偏置电压VBIAS。在一些配置中，自适应栅极偏置电路92可以包括电源相关电压生成电路和分压器，例如那些图3A和/或图3B所示的。然而，其他配置是可能的。
[0080]利用高功率电源电压V—和低功率电源电压V _对开关控制逻辑电路93加电，开关控制逻辑电路93能够用来基于在开关启用输入SWEN处接收到的开关启用信号的状态来控制NFET开关21的沟道电压。因此，图示的RF开关电路90图示出自适应偏置电压提供给FET开关的栅极以及通过控制FET开关的沟道电压来接通或关断FET开关的方案。在图示的配置中，开关控制逻辑电路93图示为逆变器电路。然而，开关控制逻辑电路93可以通过各种方式来实现。RF开关电路90的额外的细节如之前所描述。
[0081]图5是根据另一实施方案的RF开关电路100的电路图。
[0082]RF开关电路100包括第一 NFET开关21a、第二 NFET开关21b、第一自适应开关偏置电路22a、第二自适应开关偏置电路22b、第一栅极偏置电阻器31a、第二栅极偏置电阻器31b、第一对沟道偏置电阻器32a，33a、第二对沟道偏置电阻器32b，33b、第一输入DC阻断电容器41a、第二输入DC阻断电容器41b、和输出DC阻断电容器42。利用高功率电源电压VHieH和低功率电源电压\?对RF开关电路100供电，RF开关电路100包括第一 RF输入RF IN1、第二 RF输入RFIN2、RF输出RF.、非反相开关启用输入SWEN和反相开关启用输入SW ENB。
[0083]RF开关电路100图不出依照本文教导的多掷开关的一个实施方案。第一自适应开关偏置电路22a能够用来偏置第一 NFET开关21a的栅极和/或沟道电压以接通或关断第一 NFET开关21a。另外，第二自适应开关偏置电路22b能够用来偏置第二 NFET开关21b的栅极和/或沟道电压以接通或关断第二 NFET开关21b。在一些配置中，第一自适应开关偏置电路22a和第二自适应开关偏置电路22b由类似的电路配置来实现，使得它们分别通过类似的接通状态电压和关断状态电压来偏置第一 NFET开关21a和第二 NFET开关21b。然而，其他配置是可能的，例如第一自适应开关偏置电路22a和第二自适应开关偏置电路22b通过不同的电路配置来实现从而提供多掷开关的期望的总体性能。
[0084]虽然图示出的RF开关电路100图示为包括两个FET开关，但是RF开关电路100能够经改造而包括多个不同的FET开关。
[0085]图6是接通状态沟道电阻和关断状态功率使用对栅极-源极电压(VJ的曲线图150的一个实施例。曲线图150包括接通状态沟道电阻(Ron)对Vss的第一图151以及关断状态功率使用对Vm的第二图152。第一图151绘制在对数轴线上，第二图152绘制在线性轴线上。
[0086]图示的曲线图150对应于利用特定制造工艺制作的2.5V FET开关的一个实施例的接通状态沟道电阻和关断状态功率使用。然而，接通状态沟道电阻和/或关断状态功率使用特性可以基于包括例如FET开关的制造工艺、几何结构和/或额定电压的各种因素而变化。
[0087]FET开关的最优偏置电压会受电源电压电平和/或晶体管过压限制约束。例如，高功率电源电压VHI(；H与低功率电源电压V _之间的电压差可以大于FET开关所能够可靠承受的最大L电压。
[0088]图示的曲线图150对应于能够通过大约2.5V的最大Vss电压可靠工作的FET开关。因此，当通过5.0V的高功率电源电压和0.0V的低功率电源电压对FET开关供电时，可以通过大约2.5V的最优开关接通电压V..。和大约-2.5V的最优开关关断电压V 来偏置FET开关。在这种配置中，FET开关可以具有例如偏置到2.5V的沟道，并且能够通过用
5.0V的高功率电源电压或者通过0.0V的低功率电源电压控制FET开关的栅极电压而接通和关断FET开关。
[0089]当高功率电源电压和低功率电源电压用于对FET开关变化供电时，与图6的曲线图150相关联的FET开关的最优偏置电压会变化。例如，当通过3.3V的功率电源电压和
0.0V的低功率电源电压对FET开关供电时，将沟道电压控制到2.5V不再是最优的。例如，当FET开关的沟道偏置到2.5V且通过用3.3V的高功率电源电压或者用0.0V的低功率电源电压来控制FET开关的栅极电压来接通和关断FET开关时，FET开关的接通电压可以约等于0.8V，这会导致FET开关具有高得不可接受的接通状态电阻。因此，在图示的配置中，当利用3.3V的电源来供电时，FET开关可以具有大约2.1V的最优开关接通电压VQN3.3以及大约-1.2V的最优开关关断电压ν_3.3。
[0090]本文的自适应开关偏置电路能够基于高功率电源电压和低功率电源电压之间的电压差来控制开关接通电压的量值和开关关断电压的量值。另外，可以选择开关接通电压和开关关断电压以提供接通状态沟道电阻和关断状态功率使用之间的期望的权衡。
[0091]例如，当利用5.0V的电源对与图6的曲线图150相关联的FET开关供电时，自适应开关偏置电路能够通过大约2.5V的最优开关接通电压ν_.。和大约-2.5V的最优开关关断电压V.。来偏置FET开关。另外，当利用3.3V的电源来供电时，自适应开关偏置电路能够通过大约2.1V的最优开关接通电压ν_.3和大约-1.2V的最优开关关断电压ν_3.3。
[0092]虽然已经描述了最优偏置电压的一个具体实施例，但是最优偏置电压可以由于各种因素而变化，包括例如晶体管器件特性、工作电源范围和/或应用要求。因此，最优偏置电压的其他值是可能的。
[0093]应用
[0094]采用上述RF开关电路的器件可以实现到各种电子设备中。电子设备的实施例可以包括但不限于消费电子产品、消费电子产品的零件、电子测试装备等。电子设备的实施例还可以包括光学网络或其他通信网络的电路。消费电子可以包括但不限于汽车、摄像录像机、摄像机、数字摄像机、便携式存储芯片、清洗机、干燥机、清洗机/干燥机、复印机、传真机、扫描仪、多功能外围设备等