一种子带拼接的宽带数据采集装置的制造方法
【技术领域】
[0001]本发明属于通信侦查技术领域，具体涉及一种子带拼接的宽带数据采集装置，用于大频率范围内宽带信号扫描采集。
【背景技术】
[0002]目前对于大频率范围射频年信号的扫描采集，受制于硬件AD(Analog to DigitalConverter，模数转换器)的限制，不容易做到直接采样，当所采信号在射频范围内时，要求AD的采样频率非常高，需达到Gbit/s的采样速率，当数字信号带宽较宽时，又需要采样前端的带宽较宽，这都会大大提高成本，对工艺要求高，最重要的是不易实现。但对于当前数字信号处理领域尤其是软件无线电，需将数字采样端尽量移往天线，并且需要处理高带宽的信息，因此需要一种易实现的、成本可控的高带宽大频率范围数据采集装置。
【发明内容】
[0003]有鉴于此，本发明的目的是提供一种易实现的、成本可控的子带拼接的宽带数据采集装置，实现大频率范围宽带信号的扫描采集。
[0004]为了解决大频率范围数据的扫描采集，本发明提供一种子带拼接的宽带数据采集装置，所述装置包括:采集前端模块、数据处理模块和主控制模块；
[0005]所述采集前端模块包括:下变频单元、带宽选择单元、控制单元和第一控制接口 ；所述下变频单元，用于在每次子带扫描采集过程中对待采样的射频高频信号的一子带信号进行模拟下变频处理，以将该射频高频信号搬移到中频宽带信号；所述带宽选择单元，用于根据设置的中频宽带信号的带宽，输出所述中频宽带信号；所述控制单元，用于为所述下变频单元分别设置在每次子带扫描采集过程中所述采样前端模块所要处理的子带信号的中心频率，以及为所述带宽选择单元设置输出的中频宽带信号的带宽；所述第一控制接口，用于与所述主控制模块进行命令交互；
[0006]所述数据处理模块包括:高采样率模数转换器AD、高速多核心数字信号处理器、第一高速通信接口与第二控制接口 ；所述高采样率AD，用于在每次子带扫描采集中将所述采集前端模块输出的一子带信号对应的中频宽带信号进行采样；所述高速多核心数字信号处理器，用于对AD采样的中频宽带信号进数字下变频处理、信道化处理和子带信号拼接处理以获得该子带信号，并在逐子带扫描采集结束后将多次子带扫描采集过程获得的待采样的射频高频信号的全频率范围内的所有子带信号进行拼接重构；所述第一高速通信接口用于将拼接重构后获得的全频率范围的信号传递给所述主控制模块，所述第二控制接口用于对数字信号处理的逻辑控制，以及设置用于所述高采样率AD的采样速率；
[0007]所述主控制模块包括:逻辑控制CPU、第二高速通信接口、第三控制接口和存储单元；所述逻辑控制CPU，用于设置所述采集前端模块以及控制所述数据处理模块；所述存储单元，用于存储所述拼接重构后获得的全频率范围的信号；所述第三控制接口分别与所述第一控制接口、所述第二控制接口连接，所述第二高速通信接口与所述第一高速通信接口连接。
[0008]较佳地，所述逻辑控制CPU可以包括:子带参数设置子单元，用于设置所述采集前端模块扫描的各子带的中心频率和带宽；采样速率设置子单元，用于设置所述数据处理模块的高速AD的采样速率；同步信号设置子单元，用于设置逻辑同步信号以控制所述采集前端模块和所述数据处理模块数据同步。
[0009]较佳地，所述子带参数设置子单元，具体可用于:将待采样频率范围从4到匕分割为N个子带，其中N = (f2-f i) /B ;获得每个子带的中心频率fCi= B/2+f !+(1-D^B, i = 1，2，3…N，其中fCi为所述采集前端模块需设置的中心频率，B为所述采样前端模块的输出中频信号的带宽；逐个子带地设置采集前端模块所需的中心频率fCi和带宽B。
[0010]较佳地，所述子带参数设置子单元，具体可用于当所述采集前端模块和所述数据处理模块对前一子带采集处理完毕后，为所述采集前端模块设置下一子带的中心频率和宽带。
[0011 ] 较佳地，所述采集前端模块的所述第一控制接口，具体可用于接收所述逻辑控制CPU通过所述第三控制接口发送的本次子带扫描采集过程对应的子带的中心频率和输出的中频宽带信号的带宽，并转发给所述控制单元。
[0012]进一步地，所述采集前端模块的所述第一控制接口，还可用于接收所述逻辑控制CPU通过所述第三控制接口发送的逻辑同步信号，并将所述逻辑同步信号发送给所述采集前端模块的所述控制单元；所述控制单元，还用于在接收到所述逻辑同步信号后，控制所述下变频单元对高频射频信号的子带信号执行下变频处理，并且控制所述带宽选择单元对下变频处理后的信号进行滤波以输出中频宽带信号。
[0013]较佳地，所述数据处理模块的所述第二控制接口，具体可用于接收所述逻辑控制CPU通过所述第三控制接口发送的采样速率，并将所述采样速率转发给所述高速AD。
[0014]进一步地，所述数据处理模块的所述第二控制接口，还可用于接收所述逻辑控制CPU通过所述第三控制接口发送的逻辑同步信号，并将所述逻辑同步信号发送给所述数字信号处理器；所述数据信号处理器，还用于在接收到所述逻辑同步信号后，对子带信号对应的中频宽带信号进数字下变频处理、信道化处理和同一子带信号的拼接处理。
[0015]较佳地，所述数字信号处理器可包括:
[0016]第一判断子单元，用于判断是否接收到由主控制模块发送的逻辑同步信号，并在所述逻辑同步信号到达时触发数字下变频子单元、信道化处理子单元和子带数据拼接子单元进入工作状态；
[0017]数字下变频子单元，用于对采集的子带信号对应的中频宽带信号进行数字下变频处理；
[0018]信道化处理子单元，用于对数字下变频处理后的信号进行信道化处理；
[0019]子带数据拼接子单元，用于拼接所接收到的经信道化处理后的子带信号；
[0020]第二判断子单元，用于判断是否扫描完成待采样的射频高频信号的整个频率范围，当未扫描完成时通知所述主控制模块，以使所述主控制模块设置下一待采样子带的中心频率；
[0021]全频率拼接重构子单元，用于当扫描完整个频率范围时，执行全频率范围内信号的拼接重构，并输出拼接重构后得到的信号。
[0022]上述技术方案的有益技术效果在于:
[0023]本发明的上述技术方案解决了大频率范围数据的扫描采集问题，该子带拼接的宽带数据采集的装置易实现的且成本可控，能够实现大频率范围宽带信号的扫描采集。
【附图说明】
[0024]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1是本发明的实施例的采集前端模块的结构框图；
[0026]图2是本发明的实施例的数据处理模块的结构框图；
[0027]图2A是本发明的实施例的数字信号处理器的功能框图；
[0028]图3是本发明的实施例的子带拼接的宽带数据采集装置的整体结构框图；
[0029]图3A是本发明的实施例的逻辑控制CPU的功能框图；
[0030]图4是本发明的实施例的信道划分示意图；
[0031]图5是本发明的实施例的实现框图；
[0032]图6是本发明的实施例的中频信号信