，该方法易于实现且成本可控，能够实现大频率范围宽带信号的扫描采集。
[0084]本领域技术人员还可以了解到本发明实施例列出的各种说明性逻辑块(illustrative logical block)，单元，和步骤可以通过电子硬件、电脑软件，或两者的结合进行实现。为清楚展示硬件和软件的可替换性(interchangeability)，上述的各种说明性部件(illustrative components)，单元和步骤已经通用地描述了它们的功能。这样的功能是通过硬件还是软件来实现取决于特定的应用和整个系统的设计要求。本领域技术人员可以对于每种特定的应用，可以使用各种方法实现所述的功能，但这种实现不应被理解为超出本发明实施例保护的范围。
[0085]以上所述的【具体实施方式】，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的【具体实施方式】而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种子带拼接的宽带数据采集装置，其特征在于，所述装置包括:采集前端模块、数据处理模块和主控制模块； 所述采集前端模块包括:下变频单元、带宽选择单元、控制单元和第一控制接口 ；所述下变频单元，用于在每次子带扫描采集过程中对待采样的射频高频信号的一子带信号进行模拟下变频处理，以将该射频高频信号搬移到中频宽带信号；所述带宽选择单元，用于根据设置的中频宽带信号的带宽，输出所述中频宽带信号；所述控制单元，用于为所述下变频单元分别设置在每次子带扫描采集过程中所述采样前端模块所要处理的子带信号的中心频率，以及为所述带宽选择单元设置输出的中频宽带信号的带宽；所述第一控制接口，用于与所述主控制模块进行命令交互； 所述数据处理模块包括:高采样率模数转换器AD、高速多核心数字信号处理器、第一高速通信接口与第二控制接口 ；所述高采样率AD，用于在每次子带扫描采集中将所述采集前端模块输出的一子带信号对应的中频宽带信号进行采样；所述高速多核心数字信号处理器，用于对AD采样的中频宽带信号进数字下变频处理、信道化处理和子带信号拼接处理以获得该子带信号，并在逐子带扫描采集结束后将多次子带扫描采集过程获得的待采样的射频高频信号的全频率范围内的所有子带信号进行拼接重构；所述第一高速通信接口用于将拼接重构后获得的全频率范围的信号传递给所述主控制模块，所述第二控制接口用于对数字信号处理的逻辑控制，以及设置用于所述高采样率AD的采样速率； 所述主控制模块包括:逻辑控制CPU、第二高速通信接口、第三控制接口和存储单元；所述逻辑控制CPU，用于设置所述采集前端模块以及控制所述数据处理模块；所述存储单元，用于存储所述拼接重构后获得的全频率范围的信号；所述第三控制接口分别与所述第一控制接口、所述第二控制接口连接，所述第二高速通信接口与所述第一高速通信接口连接。2.根据权利要求1所述的子带拼接的宽带数据采集装置，其特征在于，所述逻辑控制CPU包括: 子带参数设置子单元，用于设置所述采集前端模块扫描的各子带的中心频率和带宽； 采样速率设置子单元，用于设置所述数据处理模块的高速AD的采样速率； 同步信号设置子单元，用于设置逻辑同步信号以控制所述采集前端模块和所述数据处理模块数据同步。3.根据权利要求2所述的子带拼接的宽带数据采集装置，其特征在于，所述子带参数设置子单元，具体用于: 将待采样频率范围从4到f 2分割为N个子带，其中N = (f ^f1) /B ; 获得每个子带的中心频率fcj= B/2+f i+a-lRB’i = 1，2，3…N，其中fCi为所述采集前端模块需设置的中心频率，B为所述采样前端模块的输出中频信号的带宽； 逐个子带地设置采集前端模块所需的中心频率fCi和带宽B。4.根据权利要求3所述的子带拼接的宽带数据采集装置，其特征在于，所述子带参数设置子单元，具体用于当所述采集前端模块和所述数据处理模块对前一子带采集处理完毕后，为所述采集前端模块设置下一子带的中心频率和宽带。5.根据权利要求2所述的子带拼接的宽带数据采集装置，其特征在于，所述采集前端模块的所述第一控制接口，具体用于接收所述逻辑控制CPU通过所述第三控制接口发送的本次子带扫描采集过程对应的子带的中心频率和输出的中频宽带信号的带宽，并转发给所述控制单元。6.根据权利要求4所述的子带拼接的宽带数据采集装置，其特征在于，所述采集前端模块的所述第一控制接口，还用于接收所述逻辑控制CPU通过所述第三控制接口发送的逻辑同步信号，并将所述逻辑同步信号发送给所述采集前端模块的所述控制单元； 所述控制单元，还用于在接收到所述逻辑同步信号后，控制所述下变频单元对高频射频信号的子带信号执行下变频处理，并且控制所述带宽选择单元对下变频处理后的信号进行滤波以输出中频宽带信号。7.根据权利要求2所述的子带拼接的宽带数据采集装置，其特征在于，所述数据处理模块的所述第二控制接口，具体用于接收所述逻辑控制CPU通过所述第三控制接口发送的采样速率，并将所述采样速率转发给所述高速AD。8.根据权利要求7所述的子带拼接的宽带数据采集装置，其特征在于，所述数据处理模块的所述第二控制接口，还用于接收所述逻辑控制CPU通过所述第三控制接口发送的逻辑同步信号，并将所述逻辑同步信号发送给所述数字信号处理器； 所述数据信号处理器，还用于在接收到所述逻辑同步信号后，对子带信号对应的中频宽带信号进数字下变频处理、信道化处理和同一子带信号的拼接处理。9.根据权利要求2所述的子带拼接的宽带数据采集装置，其特征在于，所述数字信号处理器包括: 第一判断子单元，用于判断是否接收到由主控制模块发送的逻辑同步信号，并在所述逻辑同步信号到达时触发数字下变频子单元、信道化处理子单元和子带数据拼接子单元进入工作状态； 数字下变频子单元，用于对采集的子带信号对应的中频宽带信号进行数字下变频处理； 信道化处理子单元，用于对数字下变频处理后的信号进行信道化处理； 子带数据拼接子单元，用于拼接所接收到的经信道化处理后的信号，获得当前的子带信号; 第二判断子单元，用于判断是否扫描完成待采样的射频高频信号的整个频率范围，当未扫描完成时通知所述主控制模块，以使所述主控制模块设置下一待采样子带的中心频率; 全频率拼接重构子单元，用于当扫描完整个频率范围时，执行全频率范围内信号的拼接重构，并输出拼接重构后得到的信号。
【专利摘要】本发明实施例提供一种子带拼接的宽带数据采集装置，所述装置包括：采集前端模块、数据处理模块和主控制模块；采集前端模块包括：下变频单元、带宽选择单元、控制单元和第一控制接口；所述数据处理模块包括：高采样率AD、高速多核心数字信号处理器、第一高速通信接口与第二控制接口；所述主控制模块包括：逻辑控制CPU、第二高速通信接口、第三控制接口和存储单元；所述逻辑控制CPU，用于设置所述采集前端模块以及控制所述数据处理模块；所述第三控制接口分别与所述第一控制接口、所述第二控制接口连接，所述第二高速通信接口与所述第一高速通信接口连接。该带拼接的宽带数据采集的装置容易实现且成本可控。
【IPC分类】H04L12/02
【公开号】CN104954142
【申请号】CN201510318882
【发明人】赵宇宁, 窦峥, 邢添翔, 林云, 齐琳, 张文旭, 张林波, 刘彤
【申请人】哈尔滨工程大学
【公开日】2015年9月30日
【申请日】2015年6月11日