嵌入式闪存的检测电路和微调方法、嵌入式闪存的制作方法

嵌入式闪存的检测电路和微调方法、嵌入式闪存的制作方法
【技术领域】
[0001]本发明涉及嵌入式闪存技术，特别涉及一种嵌入式闪存的检测电路和微调方法、嵌入式闪存。
【背景技术】
[0002]闪存(Flash)是一种长寿命的非易失性的存储器，在断电情况下仍能保持所存储的数据信息，由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的极板程序、个人数字助理、数码相机中保存资料等。闪存也可以被看作电子可擦除只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPR0M)的变种，而闪存与EEPROM不同的是，EEPROM能在字节水平上进行删除和重写而不是整个芯片擦写，而闪存的大部分芯片需要块擦除。嵌入式闪存(Eflash)是一种嵌入式芯片内嵌的flash存储，在设计中，无需增加存储芯片，使得电路板更加小巧，以减少成本，还可以通过减少外设底层通信，降低编程难度，更有利于工程师对其开发和功能强化。
[0003]嵌入式闪存在出厂时前需要对其编程状态下的编程电压或在擦除状态下的擦除电压进行测试与微调，并将微调后的所述编程电压或擦除电压存储于嵌入式闪存的内部存储器中。在现有技术中，一般采用固定测试点对所述编程电压或擦除电压直接进行检测，检测过程慢，检测时间长使得测试成本大大增加。
[0004]因此，现有技术的嵌入式闪存面临着对编程电压或擦除电压的检测时间较长的问题。

【发明内容】

[0005]本发明解决的技术问题是如何缩短现有技术的嵌入式闪存中对编程电压或擦除电压的检测时间。
[0006]为解决上述技术问题，本发明实施例提供一种嵌入式闪存的检测电路，适于检测嵌入式闪存在编程状态下的编程电压或在擦除状态下的擦除电压，所述嵌入式闪存的检测电路包括:测试通道选择电路，与固定测试点耦接，所述测试通道选择电路输入有使能信号；电压比较电路，与所述测试通道选择电路耦接;其中，当所述使能信号为第一逻辑电平时，所述固定测试点经由所述测试通道选择电路对所述编程电压或擦除电压进行检测；当所述使能信号为不同于所述第一逻辑电平的第二逻辑电平时，所述固定测试点经由所述测试通道选择电路耦接至所述电压比较电路，所述电压比较电路将所述编程电压或擦除电压与所述固定测试点上的参考电压进行比较以产生检测结果;所述检测结果适于传输至微调电路，所述微调电路适于根据所述检测结果对所述编程电压或擦除电压进行调节以达到目标电压。
[0007]可选地，所述电压比较电路包括:分压电路，适于对所述编程电压进行分压以输出编程分压电压，或者对所述擦除电压进行分压以输出擦除分压电压；比较器，所述比较器的第一输入端输入有所述参考电压，所述比较器的第二输入端输入有所述编程分压电压或所述擦除分压电压，并输出比较结果。
[0008]可选地，所述分压电路包括:多个分压支路和耦接所述多个分压支路的分压选择电路，其中，所述分压选择电路在不同的控制信号的作用下，所述分压电路具有不同的分压比。
[0009]可选地，所述分压支路包括:第一电阻和第二电阻，其中，所述第一电阻的第一端输入有所述编程电压或擦除电压，所述第一电阻的第二端连接所述第二电阻的第一端，并输出所述编程分压电压或擦除分压电压，所述第二电阻的第二端接地。
[0010]可选地，所述电压比较电路还包括:电平转换电路，所述电平转换电路的输出端连接所述电压比较电路的输出端，适于对所述比较器所输出的比较结果进行变换。
[0011]可选地，所述电平转换电路包括偶数个级联的反相器。
[0012]为了解决以上所述的技术问题，本发明实施例还提供一种嵌入式闪存，包括以上所述的嵌入式闪存的检测电路，以及与所述检测电路耦接的微调电路。
[0013]为了解决以上所述的技术问题，本发明实施例还提供一种基于以上所述的检测电路的嵌入式闪存的微调方法，包括:控制所述使能信号为所述第二逻辑电平;控制所述嵌入式闪存进入编程状态或擦除状态;检测所述电压比较电路的检测结果，若所述检测结果指示所述编程电压或所述擦除电压未达到所述目标电压，对所述编程电压或擦除电压进行微调，直到所述检测结果指示所述编程电压或擦除电压达到所述目标电压。
[0014]与现有技术相比，本发明实施例的技术方案具有以下有益效果:
[0015]本发明实施例提供一种嵌入式闪存的检测电路，包括:测试通道选择电路和与所述测试通道选择电路耦接的电压比较电路，所述测试通道选择电路输入有使能信号，当所述使能信号为第二逻辑电平时，所述固定测试点经由所述测试通道选择电路耦接至所述电压比较电路，所述电压比较电路将所述编程电压或擦除电压与所述固定测试点上的参考电压进行比较以产生检测结果;本实施例通过控制使能信号控制选择由固定测试点或者电压比较电路对所述编程电压或擦除电压进行检测，当选择所述电压比较电路时，则对所述编程电压或擦除电压进行自动化检测，并将所述电压比较电路的检测结果传输于微调电路，由微调电路对所述编程电压或擦除电压进行调节以达到目标电压，这将使得对嵌入式闪存的在编程状态下的编程电压或擦除状态下的擦除电压的检测时间大大降低，以节约检测成本。
[0016]进一步地，可以通过调节或设计所述固定测试点所提供的参考电压的精度，提高微调的精度，使得本实施例的检测电路对所述编程电压或擦除电压的检测精度增加。
[0017]进一步地，所述电压比较电路可以包括:比较器、分压电路以及电平转换电路，在嵌入式闪存芯片中，不会对芯片的面积有太大的影响。
【附图说明】
[0018]图1是本发明实施例嵌入式闪存的检测电路的一种示意性结构框图；
[0019]图2是本发明实施例电压比较电路30的电路图；
[0020]图3(a)是本发明实施例嵌入式闪存处于擦除状态时各控制信号的时序图；
[0021]图3(b)是本发明实施例嵌入式闪存处于编程状态时各控制信号的时序图。
【具体实施方式】
[0022]根据嵌入式闪存的工作特性，一般包含有读取状态、编程状态以及擦除状态。如【背景技术】部分所述，现有技术的嵌入式闪存面临着对编程电压或擦除电压的检测时间较长的问题。
[0023]本发明实施例提出一种嵌入式闪存的检测电路和微调方法以及嵌入式闪存，以解决以上所述的技术问题。
[0024]为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0025]图1是本发明实施例嵌入式闪存的检测电路的一种示意性结构框图。
[0026]如图1所示，本发明实施例公开了一种嵌入式闪存的检测电路100，适于检测嵌入式闪存在编程状态下的编程电压VEP或在擦除状态下的擦除电压VEE。
[0027]所述检测电路100可以包括:测试通道选择电路10，与固定测试点20耦接，所述测试通道选择电路10输入有使能信号；电压比较电路30，与所述测试通道选择电路10耦接;其中，当所述使能信号为第一逻辑电平时，例如逻辑低电平，所述固定测试点20经由所述测试通道选择电路1对所述编程电压VEP或擦除电压VEE进行检测。
[0028]当所述使能信号为不同于所述第一逻辑电平的第二逻辑电平时，例如逻辑高电平，所述固定测试点20经由所述测试通道选择电路10耦接至所述电压比较电路30，所述电压比较电路30将所述编程电压VEP或擦除电压VEE与所述固定测试点20上的参考电压VREF进行比较以产生检测结果。
[0029]其中，所述检测结果适于传输至微调电路200，所述微调电路200适于根据所述检测结果对所述编程电压VEP或擦除电压VEE进行调节以达到目标电压。
[0030]其中，固定测试点20可以是嵌入式闪存中用于测试的焊盘(Pad)。当所述使能信号为第一逻辑电平时，外部的测试设备可以经由固定测试点20、测试通道选择电路10对所述编程电压VEP或擦除电压Vffi进行检测;所述使能信号为第二逻辑电平时，外部的电压施加设备可以在固定测试点20上施加参考电压VREF，由电压比较电路30将所述编程电压VEP或擦除电压VEE与参考电压VREF进行比较以产生检测结果。
[0031]需要说明的是，所述第一逻辑电平亦可以为逻辑高电平，所述第二逻辑电平可以为逻辑低电平，本实施例不进行特殊限制。
[0032]图2是本发明实施例电压比较电路30的电路图。
[0033]如图2所示，在本发明实施例中，所述电压比较电路30可以包括:
[0034]分压电路301，适于对所述编程电压VEP进行分压以输出编程分压电压VPDIV，或者对所述擦除电压VEE进行分压以输出擦除分压电压VEDIV;
[0035]比较器302，所述比较器302的第一输入端输入有所述参考电压VREF，所述比较器302的第二输入端输入有所述编程分压电压VPDIV或所述擦除分压电压VEDIV，并输出比较结果VI ο
[0036]在本发明实施例中，所述电压比较电路30还可以包括:电平转换电路303，所述电平转换电路303的输出端连接所述电压比较电路30的输出端，并输出信号TMOUT，适于对所述比较器302所输出的比较结果Vl进行电平变换，以方便比较结果读取电路(图未示)对所述比较结果Vl的采集与处理。
[0037]在具体实施中，如图2所示，电平转换电路3