一种双金属栅极的制备方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体涉及一种双金属栅极的制备方法。
【背景技术】
[0002]摩尔定律长期以来一直推动着集成电路(IC)制造技术快速前进，实现集成密度每1.5年翻一番。相应地，金属-氧化物-半导体场效应管(MOSFET)的尺寸持续缩小，且栅极氧化层的厚度也不断减薄。进入45nm技术节点，传统的S12栅极氧化层的厚度已接近物理极限，出现严重的可靠性问题，业界开始采用S1N代替S12,将传统的栅极结构延续至32nm技术代。但进入28nn技术节点，S1N栅极氧化层已无法满足高性能器件要求，只能应用于一些低端的低功耗器件。为了维持摩尔定律，在28nm及以下的技术代，业界普遍采用高介电常数介质(High-k)材料，它拥有高的介电常数，同时具有类似Si02的优越性能。新材料的引入总会带来一定风险，High-k材料与传统栅电极材料(多晶娃)并不兼容，采用金属代替多晶娃作为栅电极可进一步提高器件性能。高介电常数介质/金属栅极技术有效支持CMOS技术向28nm及以下技术代前进。
[0003]高介电常数介质/金属栅极技术主要有两大技术阵营，即前栅极(Gate-first)工艺和后栅极(Gate-last)工艺。前栅极工艺先沉积高介电常数介质和金属电极，再进行源/漏区离子注入和随后的高温激活工艺，与传统CMOS集成方案一致，但高温工艺会引起金属电极的有效功函数改变，增加控制阈值电压的难度;而后栅极工艺先完成源/漏区高温工艺再沉积金属电极，可以有效控制阈值电压，但其引入了牺牲栅电极技术，工艺集成过于复杂，成本太高。
[0004]为了满足高性能器件的技术要求，与传统CMOS工艺一致的前栅极工艺采用了较为复杂的覆盖层(Capping layer)技术，同时在钽合金电极基础上采用注入参杂技术来调节有效功函数，这些技术的引入不仅增加了工艺集成难度和工艺成本，而且仍无法满足器件进一步缩小后对阈值电压的要求。前栅极工艺可作为32nm至28nm技术代的过渡技术，但不具备进一步技术延伸的能力。
[0005]后栅极工艺类似大马士革技术，先完成了所有前道器件工艺;再沉积金属前介质；然后采用化学机械抛光工艺使多晶硅栅极暴露出来，采用刻蚀工艺将多晶硅去除;接着进行高介电常数介质和金属电极的沉积工艺;最后采用化学机械抛光工艺将表面金属磨掉，实现金属栅极之间的隔离。该技术方案避开了高温激活工艺，栅电极的功函数由金属材料及其沉积工艺决定，可以分别对PMOS和匪OS采用不同的金属电极，获得最佳的阈值电压控制。采用后栅极工艺制造的芯片，功耗更低、漏电更少，高频运行状态也更稳定，因此，业界已经公认后栅极技术方案具备可持续应用潜力，满足28nm及以下技术代、甚至新器件结构FinFET的技术要求。
[0006]双金属电极的形成工艺是后栅极工艺中的难点之一，其主流技术方案有两种工艺集成方案。第一类工艺集成方案采用金属反刻蚀技术，在已经暴露出多晶硅栅极的前道硅片上，采用刻蚀工艺将多晶硅去除;沉积一层高介电常数介质;再沉积第一种金属电极，采用光刻、刻蚀工艺将除第一栅极区外的其他区域的金属去除;然后沉积第二种金属电极;并采用填充金属填满栅极沟槽;最后采用化学机械抛光将表面的金属全部去除，形成分离的第一栅极区和第二栅极区。该技术方案的金属反刻蚀技术较难控制，刻蚀量不够会形成金属残留，影响第二栅极区的有效功函数，刻蚀量过多容易对High-k介质造成损伤，引起可靠性问题。此外，第一栅极区的金属膜层更加复杂，金属填充工艺窗口相对更小，工艺可控性更差。第二类工艺集成方案采用光刻胶保护技术，在已经暴露出多晶硅栅极的前道硅片上，采用光刻胶将第二栅极区保护，采用刻蚀工艺将第一栅极区的多晶硅去除;沉积一层高介电常数介质和第一种金属电极，并采用填充金属填满栅极沟槽，再采用化学机械抛光将表面的金属全部去除，以形成第一栅极区;然后采用刻蚀工艺将第二栅极区的多晶硅去除，沉积一层高介电常数介质和第二种金属电极，并采用填充金属填满栅极沟槽，再采用化学机械抛光将表面的金属全部去除，以形成第二栅极区。该技术方案的工艺集成难度降低，但工艺步骤增多，成本较高，不利于产业化大生产。
[0007]因此，急需一种双金属栅的制备方法，不仅工艺简单，集成难度低，而且有利于量产应用。
【发明内容】
[0008]为了克服以上问题，本发明旨在提供一种工艺简单的双金属栅的制备方法。
[0009]为了达到上述目的，本发明提供了一种双金属栅的制备方法，其包括:
[0010]步骤01:提供已经完成前道工艺集成的硅衬底;硅衬底包括具有第一栅极的第一栅极区和具有第二栅极的第二栅极区、以及覆盖于整个硅片上的金属前介质层；
[0011 ]步骤02:减薄所述金属前介质层，直至暴露出所述第一栅极和所述第二栅极的表面；
[0012]步骤03:刻蚀去除所述第一栅极和所述第二栅极，在所述第一栅极和所述第二栅极的位置分别形成第一沟槽和第二沟槽；
[0013]步骤04:在完成所述步骤03的硅衬底上依次沉积高K介质层和金属覆盖层；
[0014]步骤05:在完成所述步骤04的硅衬底上覆盖一层介质薄膜，所述介质薄膜将所述第一沟槽和所述第二沟槽顶部封住，从而在所述第一沟槽内和所述第二沟槽内形成空气隙；
[0015]步骤06:去除位于所述第一栅极区的介质薄膜，并且保留所述第二栅极区的介质薄膜；
[0016]步骤07:在完成所述步骤06的所述硅衬底上依次沉积第一金属电极层和第一填充金属;其中，所述第一填充金属将所述第一沟槽填满；
[0017]步骤08:研磨所述第一填充金属和所述第一金属电极层，并且停止于所述第二栅极区的所述介质薄膜，保留所述第二沟槽内的空气隙；
[0018]步骤09:去除位于所述第二栅极区的介质薄膜；
[0019]步骤10:在完成所述步骤09的硅衬底上依次沉积第二金属电极层和第二填充金属;其中，所述第二填充金属将所述第二沟槽填满；
[0020]步骤11:采用平坦化工艺研磨所述第二填充金属、所述第一填充金属、所述第二金属电极层、所述第一金属电极层、所述金属覆盖层和所述高K介质层，从而在所述第一沟槽区域形成第一金属栅极，在所述第二沟槽区域形成第二金属栅极，且所述第一金属栅极的顶部与所述第二金属栅极的顶部齐平。
[0021]优选地，所述步骤02中，采用化学机械抛光工艺来减薄所述金属前介质层。
[0022]优选地，所述第一栅极和所述第二栅极均具有多晶硅电极和位于所述多晶硅电极底部的栅氧层;所述步骤03中，首先，采用干法刻蚀工艺去除所述第一栅极的多晶硅电极和所述第二栅极的多晶硅电极;然后，采用湿法刻蚀工艺将刻蚀残留物和所述栅氧层去除。
[0023]优选地，所述湿法刻蚀工艺中，采用气态氢氟酸作为刻蚀剂。
[0024]优选地，