所述步骤04中，采用原子层沉积工艺来制备所述高K介质层;所述高K介质层的厚度大于零且不大于1nm;采用原子层沉积工艺来制备所述金属覆盖层；
[0025]优选地，所述步骤05中，采用等离子增强化学气相沉积工艺来沉积所述介质薄膜，所采用的温度为300?400°C，射频偏压功率为300?1500W，沉积速率为10?1000nm/min。
[0026]优选地，所述步骤06中，包括:首先，在所述娃衬底上涂覆光刻胶，经光刻工艺，在光刻胶中暴露出所述第一栅极区，并且保留所述第二栅极区的光刻胶;然后，采用干法刻蚀工艺将所述第一栅极区的所述介质薄膜去除；当所述介质薄膜的材料为S12时，采用不大于500W的刻蚀工艺以及采用含氟刻蚀气体来刻蚀所述介质薄膜，且停止于所述第一栅极区的所述金属覆盖层表面;最后，采用去胶工艺将剩余的光刻胶和所述硅衬底表面的残留有机物去除;所述去胶工艺采用O2刻蚀气体且刻蚀功率不大于50W。
[0027]优选地，所述第一金属电极层和所述第二金属电极层的沉积采用磁控溅射工艺或原子层沉积工艺;所述第一填充金属和所述第二填充金属的沉积采用化学气相沉积工艺或物理气相沉积工艺。
[0028]优选地，所述步骤07中，从所述第一金属电极层到所述第一填充金属之间依次具有第一粘附层和第一阻挡层，所述步骤08中，首先，采用化学机械抛光工艺将所述第一填充金属减薄至所述第一阻挡层;然后，改变研磨液分别研磨所述第一阻挡层和所述第一金属电极层，并且停止于所述第二栅极区的所述介质薄膜，并且保留所述第二沟槽内的空气隙。
[0029]优选地，所述步骤10中，从所述第二金属电极层到所述第二填充金属之间依次具有第二粘附层和第二阻挡层，所述步骤11中，首先，采用化学机械抛光工艺将所述第二填充金属减薄至所述第二阻挡层;然后，改变研磨液分别研磨所述第二阻挡层、所述第二金属电极层、所述第一金属电极层、所述第一填充金属、所述金属覆盖层和所述高K介质层，直至暴露出所述金属前介质层的表面。
[0030]本发明的双金属栅的制备方法，在第一栅极区和第二栅极区同时完成多晶硅的去除工艺、高介电常数介质的沉积工艺和金属覆盖层的沉积工艺，减少了重复的工艺步骤，而且保证了栅极尺寸、栅极形貌和栅极氧化层的一致性;此外，采用空气隙技术沉积一层介质薄膜将第二栅极沟槽保护起来，并完成第一栅极区的金属电极工艺;再将第二栅极区的沉积介质去除，并且完成第二栅极区的金属电极工艺;该技术方案金属填充工艺窗口较大，且对栅极形貌、High-k介质和金属的负面影响很小。本发明对现有的双金属栅极集成方案进行了优化，减少工艺步骤，降低成本，且工艺集成难度较低，容易实现量产。
【附图说明】
[0031]图1为本发明的一个较佳实施例的双金属栅的制备方法的流程示意图
[0032]图2?12为本发明的一个较佳实施例的双金属栅的制备方法的各制备步骤示意图
【具体实施方式】
[0033]为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
[0034]以下结合附图1?12和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
[0035]本实施例中，请参阅图1，一种双金属栅的制备方法，包括:
[0036]步骤01:提供已经完成前道工艺集成的硅衬底;硅衬底包括具有第一栅极的第一栅极区和具有第二栅极的第二栅极区、以及覆盖于整个硅片上的金属前介质层；
[0037]具体的，请参阅图2，一个已完成前道工艺集成的硅衬底00，根据标准CMOS工艺流程，可认为前道工艺集成的结点是金属前介质层沉积工艺。该硅衬底00包括用于形成NMOS的区域和用于形成PMOS的区域;NMOS区域为第一栅极区，其包括位于硅衬底00中的P型深阱区01、位于P型深阱区01表面的第一栅氧层06、位于第一栅氧层06上的第一栅极的多晶硅电极Gl，在第一栅极的多晶硅电极Gl侧壁和两侧底部形成有介质层04，位于第一栅极的多晶硅电极Gl两侧底部的P型深阱区01中的N型源漏区S1、D1 ;PM0S区域为第二栅极区，其包括位于硅衬底00中的N型深阱区02、位于N型深阱区02表面的第二栅氧层09、位于第二栅氧层09上的第二栅极的多晶硅电极G2，位于第二栅极的多晶硅电极G2两侧底部的N型深阱区02中的P型源漏区S2、D2，在第二栅极的多晶硅电极Gl侧壁和两侧底部形成有介质层08，在P型源漏区S2、D2表面还形成有SiGe;在NMOS区域和PMOS区域之间采用浅沟槽隔离结构03隔离;这里第一栅极具有多晶硅电极Gl和第一栅氧层06，第二栅极具有多晶硅电极G2和第二栅氧层09，金属前介质层05的材料一般为掺杂的S12介质层，可采用台阶覆盖能力较好的化学气相沉积工艺来制备金属前介质层05，覆盖住第一栅极区匪OS和第二栅极区PMOS的表面，且达到一定高度，为后续化学机械抛光(CMP)工艺提供工艺窗口。
[0038]步骤02:减薄金属前介质层，直至暴露出第一栅极和第二栅极的表面；
[0039]具体的，请参阅图3，采用化学机械抛光工艺将金属前介质层05平坦化，减薄金属前介质层05，直至暴露出第一栅极的多晶硅电极Gl和第二栅极的多晶硅电极G2的表面；
[0040]步骤03:刻蚀去除第一栅极和第二栅极，在第一栅极和第二栅极的位置分别形成第一沟槽和第二沟槽；
[0041 ]具体的，请参阅图4，第一栅极的多晶硅电极Gl底部和第二栅极的多晶硅电极G2底部分别具有第一栅氧层06和第二栅氧层09;在本步骤03中，首先，采用干法刻蚀工艺去除第一栅极的多晶硅电极Gl和第二栅极的多晶硅电极G2;此时可以采用含氯的刻蚀气体;然后，采用湿法刻蚀工艺将刻蚀残留物以及第一栅氧层06和第二栅氧层09去除，从而在第一栅极和第二栅极的位置分别形成第一沟槽和第二沟槽;可选择稀释的氢氟酸为刻蚀溶液，但对于极小尺寸的第一沟槽和第二沟槽的结构，湿法刻蚀溶剂的扩散能力有限，较难实现极小沟槽内的彻底清除，可采用气态氢氟酸代替溶剂作为刻蚀剂来完成极小尺寸沟槽的湿法刻蚀工艺。
[0042]步骤04:在完成步骤03的硅衬底上依次沉积高K介质层和金属覆盖层；
[0043]具体的，请参阅图5，硅衬底00上依次沉积高K介质层10和金属覆盖层11，高K介质层10的材料和金属覆盖层11的材料应当相兼容，有利于提高载流子的迀移率;高K介质层10的材料可以为HfO2或其它组分的金属氧化物，作为栅极氧化层，高K介质层10的厚度非常薄，大于零且不大于10nm，可以仅有几个纳米，这就要求薄膜沉积技术不追求高的沉积速率，但具有非常高的成膜质量。因此，采用原子层沉积工艺(ALD)来制备超薄的高K介质层10;并且，采用原子层沉积工