先形成金属导线簇，金属导线簇中的各金属导线910可贯穿显示区并 延伸至非显示区（或者，延伸至相邻二阵列基板之间的连接区）。接着，在金属导线簇上形成 第一绝缘层920。
[0107] 接着，在图9B中，在第一绝缘层920上显示区和非显示区（或者相邻二阵列基板之 间的连接区）的相应位置打孔，并在第一绝缘层920上形成公共电极931W及导体块组932， W使各公共电极931与其中一条金属导线910-一对应电连接，并使同一金属导线簇中的各 金属导线通过导体块组932中的至少一个导体块电连接。
[010引接着，在图9C中，在公共电极931和导体块组932上形成第二绝缘层940。并在第二 绝缘层940上对应于在后续制程中形成的开口的位置打孔(即第二过孔）。
[0109] 接着，在图9D中，在第二绝缘层940上的显示区形成像素电极层950。
[0110] 接着，在图9E中，图形化像素电极层940和导体块组932所在的导体层，W形成像素 电极941，并形成导体块上分隔各导电部的开口933。或者，在一些可选的实现方式中，若各 导体块组形成于相邻的二阵列基板之间的连接区域，可W直接切割导体块所在的连接区域 W使各金属导线910断开连接。
[0111] 图10A~图10E示意性地示出了先形成公共电极，再形成金属导线簇，且公共电极 与各导体块位于同一导体层的情形。
[0112] 在图10A中，首先，在阵列基板的显示区形成公共电极1011，并在阵列基板的非显 示区（或者，延伸至相邻二阵列基板之间的连接区）形成导体块1012。并在公共电极1011和 导体块1012上形成第一绝缘层1020。
[0113] 接着，在图10B中，在第一绝缘层1020上显示区和非显示区（或者相邻二阵列基板 之间的连接区）的相应位置打孔，并在第一绝缘层1020上形成金属导线1031，各金属导线 1031贯穿显示区并延伸至非显示区（或者，延伸至相邻二阵列基板之间的连接区）。各公共 电极可通过形成于第一绝缘层1020上的过孔与相应的金属导线1031电连接，且各导体块也 可通过形成于第一绝缘层1020上的过孔与相应的金属导线1031电连接。
[0114] 接着，在图10C中，在金属导线上形成第二绝缘层1040,并在第二绝缘层1040上对 应于在后续制程中形成的开口的位置(即第二过孔)打孔。
[0115] 接着，在图10D中，在第二绝缘层上的显示区形成像素电极层1050。
[0116] 接着，在图10E中，图形化像素电极层950和导体块组1012所在的导体层，W形成像 素电极1051，并形成导体块上分隔各导电部的开口 1013。或者，在一些可选的实现方式中， 若各导体块组形成于相邻的二阵列基板之间的连接区域，可W直接切割导体块所在的连接 区域W使各金属导线1031断开连接。
[0117] 此外，当公共电极和导体块形成于不同的导体层时，例如，可W先形成金属导线 簇，接着形成公共电极/导体块，再形成导体块/公共电极。或者，还可W先形成公共电极/导 体块，接着形成导体块/公共电极，再形成金属线簇。或者，还可W先形成公共电极/导体块， 接着形成金属线簇，再形成导体块/公共电极。
[0118] 本领域技术人员可W明白，在阵列基板的制作工艺中，除了本实施例公开的各工 艺步骤之外，还包括其它的一些公知的工艺步骤(例如，形成扫描线的工艺步骤、形成数据 线的工艺步骤等）。为了不模糊本实施例的核屯、工艺步骤，在描述本实施例的阵列基板的制 作方法时，略去了对运些公知的工艺步骤的描述。
[0119] 需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可W相 互组合。下面将参考附图并结合实施例来详细说明本申请。
[0120] 本领域技术人员应当理解，本申请中所设及的发明范围，并不限于上述技术特征 的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术 特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的 (但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
【主权项】
1. 一种阵列基板，其特征在于，包括： 多个公共电极； 至少一个金属导线簇，各所述金属导线簇包括多条金属导线，其中，各所述金属导线与 各所述公共电极一一对应连接;以及 至少一个导体块组，各所述导体块组包括至少一个导体块，各所述导体块组与各所述 金属导线簇 对应； 其中，所述导体块包括至少两个导电部，相邻各所述导电部之间设置开口以使相邻各 所述导电部绝缘，各所述导电部电连接对应的所述金属导线簇中的一条所述金属导线。2. 根据权利要求1所述的阵列基板，其特征在于： 所述导电部和与之对应的所述金属导线簇中的所述金属导线通过形成于所述金属导 线和所述导电部之间的第一过孔电连接。3. 根据权利要求2所述的阵列基板，其特征在于： 所述金属导线簇包括η条金属导线，与该金属导线簇对应的所述导体块组包括n-1个导 体块，各所述导体块设置在该金属导线簇中的其中二条金属导线之间，以使该金属导线簇 中的所述金属导线首尾相接。4. 根据权利要求3所述的阵列基板，其特征在于： 所述导体块组中的所述导体块电设置在与之对应的金属导线簇中的相邻两条金属导 线之间。5. 根据权利要求3所述的阵列基板，其特征在于： 各所述导体块均包括两个导电部。6. 根据权利要求2所述的阵列基板，其特征在于： 所述导体块组包括一个所述导体块，所述导体块设置在与之对应的金属导线簇中的各 所述金属导线的第一端或第二端； 所述导体块包含的导电部的数量等于与之对应的所述金属导线簇所包含的所述金属 导线的数量。7. 根据权利要求1-6任意一项所述的阵列基板，其特征在于，所述导体块与所述公共电 极同层。8. 根据权利要求1-6任意一项所述的阵列基板，其特征在于，所述阵列基板还包括多个 像素电极以及位于所述像素电极与所述公共电极之间的绝缘层； 其中，所述绝缘层包括第二过孔，所述第二过孔与所述开口在垂直于所述阵列基板的 方向的投影重叠。9. 一种阵列基板的制作方法，其特征在于，包括： 形成多个公共电极； 形成至少一个金属导线簇，所述金属导线簇包括多条金属导线，其中，各所述金属导线 与各所述公共电极一一对应连接;以及 形成至少一个导体块组，各所述导体块组包括至少一个导体块； 其中，各所述导体块组与各所述金属导线簇一一对应，所述金属导线簇中的各所述金 属导线通过对应的所述导体块组的导体块电连接。10. 根据权利要求9所述的方法，其特征在于： 所述导体块和与之电连接的所述金属导线通过形成于所述金属导线和所述导体块之 间的第一过孔电连接。11. 根据权利要求10所述的方法，其特征在于： 所述金属导线簇包括η条所述金属导线，与该金属导线簇对应的所述导体块组包括n-1 个所述导体块，所述导体块将所述金属导线簇中的所述金属导线首尾相接。12. 根据权利要求11所述的方法，其特征在于： 所述导体块组中的所述导体块电连接在与之对应的所述金属导线簇中的相邻所述两 条金属导线之间。13. 根据权利要求10所述的方法，其特征在于： 所述导体块组包括一个所述导体块，所述导体块和与之对应的所述金属导线簇中的各 所述金属导线的第一端或第二端电连接。14. 根据权利要求9-13任意一项所述的方法，其特征在于，还包括： 对所述金属导线簇中的各所述金属导线进行电学测试。15. 根据权利要求14所述的方法，其特征在于，所述导体块与所述公共电极同层且同时 形成。16. 根据权利要求9-13任意一项所述的方法，其特征在于，还包括： 形成像素电极层； 蚀刻所述像素电极层形成多个像素电极且同时蚀刻各所述导体块形成开口，以使各所 述金属导线簇中的各所述金属导线之间相互绝缘。17. 根据权利要求16所述的方法，其特征在于： 各所述金属导线沿垂直于所述阵列基板的方向的投影位于各相邻所述像素电极列之 间。
【专利摘要】本申请公开了一种阵列基板及其制作方法。所述的阵列基板包括多个公共电极；至少一个金属导线簇，各金属导线簇包括多条金属导线，其中，各金属导线与各公共电极一一对应连接；以及至少一个导体块组，各导体块组包括至少一个导体块，各导体块组与各金属导线簇一一对应；其中，导体块包括至少两个导电部，相邻各导电部之间设置开口以使相邻各导电部绝缘，各导电部电连接对应的金属导线簇中的一条金属导线。按照本申请的方案，能够防止阵列基板的制作过程中，各公共电极之间产生静电，进而影响触控和/或显示效果。
【IPC分类】H01L21/77, H01L27/12, H01L27/32
【公开号】CN105655379
【申请号】
【发明人】丁洪, 周星耀
【申请人】上海天马微电子有限公司, 天马微电子股份有限公司
【公开日】2016年6月8日
【申请日】2016年1月12日