移位寄存器和栅极驱动电路的制作方法

1.本发明实施例涉及显示技术领域，尤其涉及一种移位寄存器和栅极驱动电路。


背景技术：

2.随着显示技术的发展，人们对显示质量要求越来越高。
3.现有显示面板中，通常包括栅极驱动电路，栅极驱动电路包括多个移位寄存器，通过移位寄存器的输出信号控制显示面板进行显示，然而现有显示面板中移位寄存器的信号输出不稳定，导致显示质量较差。


技术实现要素：

4.本发明提供一种移位寄存器和栅极驱动电路，以实现提高移位寄存器的输出信号的稳定性，进而提升显示面板的显示质量。
5.第一方面，本发明实施例提供了种移位寄存器，包括：第一输出控制模块、第二输出控制模块、第一输出模块、第二输出模块；
6.第一输出控制模块用于根据第一时钟信号、第二时钟信号、第二节点的电位控制起始信号和第一电位信号向第一节点的传输，其中第一节点与第一输出模块的控制端电连接，第二节点与第二输出模块的控制端电连接；
7.第二输出控制模块包括第一输出控制单元和第二输出控制单元，第一输出控制单元用于根据第一时钟信号和第一节点的电位控制第一时钟信号和第二电位信号向第二节点的传输；第二输出控制单元用于根据第二时钟信号、移位寄存器的输出端的输出信号控制第一电位信号向第二节点的传输；
8.第一输出模块用于根据自身控制端的电位控制第二时钟信号向移位寄存器的输出端的传输；
9.第二输出模块用于根据自身控制端的电位控制第一电位信号向移位寄存器的输出端的传输。
10.可选的，第一输出控制模块包括第三输出控制单元和第四输出控制单元；
11.第三输出控制单元用于根据第一时钟信号控制所述起始信号向第一节点的传输；第一时钟信号为有效电位信号时，第一时钟信号将起始信号传输至第一节点；
12.第四输出控制单元用于根据第二时钟信号、第二节点的电位控制第一电位信号向第一节点的传输；第二时钟信号为有效电位信号且第二节点的电位为有效电位信号时，第四输出控制单元将第一电位信号传输至第一节点。
13.可选的，第三输出控制单元包括第一晶体管，第一晶体管的栅极接入第一时钟信号，第一晶体管的第一极接入起始信号，第一晶体管的第二极连接第一节点；
14.第四输出控制单元包括第二晶体管和第三晶体管，第二晶体管的栅极与第二节点电连接，第二晶体管的第一极接入第一电位信号，第二晶体管的第二极与第三晶体管的第一极电连接；
15.第三晶体管的栅极接入第二时钟信号，第三晶体管的第二极与第一节点电连接。
16.可选的，第一输出控制单元包括第一输出控制子单元、第二输出控制子单元和第三输出控制子单元；第一输出控制子单元用于根据第一节点的电位控制第一时钟信号向第二节点的传输；第二输出控制子单元用于根据第一时钟信号、第一节点的电位控制第二电位信号向第二节点的传输；第三输出控制子单元用于根据第一时钟信号控制第二电位信号向第二节点的传输。通过设置第一输出控制单元包括第一输出控制子单元、第二输出控制子单元和第三输出控制子单元，可以使得第一时钟信号为有效电位信号(则此时第二时钟信号为无效电位信号)且第一节点的电位为有效电位信号时，第二节点也可以保持为有效电位信号，进而保证第一时钟信号为有效电位信号、第二时钟信号为无效电位信号且第一节点的电位为有效电位信号时，第二时钟信号的无效电位信号可以通过第一输出模块输出，同时第一电位信号(无效电位信号)可以通过第二输出模块输出，进而保证输出信号的稳定性。
17.可选的，第一输出控制子单元包括第四晶体管，第四晶体管的栅极与第一节点电连接，第四晶体管的第一极接入第一时钟信号，第四晶体管的第二极与第二节点电连接；
18.第二输出控制子单元包括第五晶体管和第六晶体管，第五晶体管的栅极与第一节点电连接，第五晶体管的第一极接入第二电位信号，第五晶体管的第二极与第六晶体管的第一极电连接；
19.第六晶体管的栅极接入第一时钟信号，第六晶体管的第二极与第二节点电连接；
20.第三输出控制子单元包括第七晶体管，第七晶体管的栅极接入第一时钟信号，第七晶体管的第一极接入第二电位信号，第七晶体管的第二极与第二节点电连接。
21.可选的，第二输出控制单元包括第八晶体管和第九晶体管，第八晶体管的栅极接入第二时钟信号，第八晶体管的第一极接入第一电位信号，第八晶体管的第二极与第九晶体管的第一极电连接；第九晶体管的栅极与移位寄存器的输出端电连接，第九晶体管的第二极与第二节点电连接。通过设置第二输出控制单元包括第八晶体管和第九晶体管，使得第二输出控制单元在移位寄存器输出有效电位信号且第二时钟信号为有效电位信号时，将第一电位信号传输至第二节点，第二节点与第二输出模块的控制端连接，使得第二输出模块的控制端为第一电位信号(无效电位信号)，进而保证第二输出模块保持良好关断，使得移位寄存器输出有效电位信号时，无效电位信号(第一电位信号)不会传输至移位寄存器的输出端。
22.可选的，第二输出控制单元还用于根据第一时钟信号、输出信号控制第二电位信号向第二节点的传输；
23.可选的，第二输出控制单元还包括第十晶体管，第十晶体管的栅极接入第一时钟信号，第十晶体管的第一极接入第二电位信号，第十晶体管的第二极与第九晶体管的第一极电连接。第十晶体管的设置，可以使得第一时钟信号由无效电位信号)跳变为低电位(有效电位信号)，而移位寄存器的输出端可能无法及时由低电位(有效电位信号)跳变为高电位(无效电位信号)时，第九晶体管和第十晶体管同时导通，移位寄存器的输出端快速被拉至无效电位信号，进而有利于提高输出信号的稳定性。
24.可选的，第一输出模块包括第十一晶体管和第一电容；第十一晶体管的栅极作为第一输出模块的控制端，第十一晶体管的第一极接入第二时钟信号，第十一晶体管的第二
极与移位寄存器的输出端电连接；第一电容的第一端与第十一晶体管的栅极电连接，第一电容的第二端与第十一晶体管的第二极电连接。第一电容的设置，可以使得在第一输出模块的控制端的电位可以随着移位寄存器的输出端的电位变化跳变而发生变化，例如低电位信号为第一输出模块的有效电位信号时，移位寄存器的输出端的电位有高电位信号跳变为低电位信号时，第一输出模块的控制端的电位可以被进一步拉低，进而保证第一输出模块所包括的第十一晶体管的打开程度较为完全，进而有利于提高输出信号的稳定性，同时可以避免第十一晶体管阈值电压变化对输出信号的电压大小的影响。
25.可选的，第二输出模块还包括第十二晶体管和第二电容；第十二晶体管的栅极与第二节点电连接，第十二晶体管的第一极接入第一电位信号，第十二晶体管的第二极与移位寄存器的输出端电连接。
26.可选的，第一输出模块还包括第十三晶体管，第十三晶体管的栅极与移位寄存器的输出端电连接，第十三晶体管的第一极接入第二时钟信号，第十三晶体管的第二极与移位寄存器的输出端电连接。在移位寄存器的输出端输出的信号为有效电位信号时，第十三晶体管导通，进而使得移位寄存器输出端输出有效电平信号时，可以通过第十三晶体管和第十一晶体管两个晶体管进行输出，有利于提高输出信号的稳定性。
27.第二方面，本发明实施例还提供了一种栅极驱动电路，包括多级第一方面的移位寄存器，各移位寄存器级联连接。
28.本发明实施例提供了移位寄存器和栅极驱动电路，移位寄存器包括包括第一输出控制模块、第二输出控制模块、第一输出模块、第二输出模块，通过设置第二输出控制模块包括第一输出控制单元和第二输出控制单元，第一输出控制单元用于根据第一时钟信号和第一节点的电位控制第一时钟信号和第二电位信号向第二节点的传输；第二输出控制单元用于根据第二时钟信号、移位寄存器的输出端的输出信号控制第一电位信号向第二节点的传输。对于第一输出模块来说，第一电位信号为无效电位信号，因此通过第二输出控制单元在移位寄存器输出有效电位信号且第二时钟信号为有效电位信号时，将第一电位信号传输至第二节点，第二节点与第二输出模块的控制端连接，使得第二输出模块的控制端为第一电位信号(无效电位信号)，进而保证第二输出模块保持良好关断，使得移位寄存器输出有效电位信号时，无效电位信号(第一电位信号)不会传输至移位寄存器的输出端。因此，本实施例通过第二输出控制单元的设置，使得移位寄存器输出有效电位信号时，第二输出模块的控制端的电位可以保持为第一电位信号，因而不会出现现有技术中因为移位寄存器的晶体管的漏电流变化和阈值电压的漂移而无法保持电位的问题，进而保证第一输出模块输出有效电位信号时，第二输出模块可以被良好关断，进而有利于提高输出信号的稳定性。
附图说明
29.图1是现有技术中移位寄存器的结构示意图；
30.图2是本发明实施例提供的一种移位寄存器的结构示意图；
31.图3是本发明实施例提供的另一种移位寄存器的结构示意图；
32.图4是本发明实施例提供的另一种移位寄存器的结构示意图；
33.图5是本发明实施例提供的另一种移位寄存器的结构示意图；
34.图6是本发明实施例提供的另一种移位寄存器的结构示意图；
35.图7是本发明实施例提供的另一种移位寄存器的结构示意图；
36.图8是本发明实施例提供的另一种移位寄存器的结构示意图；
37.图9是本发明实施例提供的另一种移位寄存器的结构示意图；
38.图10是本发明实施例提供的一种移位寄存器的工作时序图；
39.图11是本发明实施例提供的一种栅极驱动电路的结构示意图。
具体实施方式
40.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
41.正如背景技术中所述，现有显示面板中移位寄存器的信号输出不稳定，导致显示质量较差。经发明人研究发现，出现上述问题的原因在于，现有移位寄存器通常包括上拉输出模块、下拉输出模块以及对上拉输出模块进行控制的上拉输出控制模块和对下拉输出模块进行控制的下拉输出控制模块，图1是现有技术中移位寄存器的结构示意图，其中图1中仅示意性示出了移位寄存器的部分结构，参考图1，上拉输出模块01包括上拉晶体管t01，下拉输出模块02包括下拉晶体管t02。上拉晶体管t01导通时，上拉输出模块01输出高电平信号v1；下拉晶体管t02导通时，下拉输出模块02输出低电平信号v2。上拉输出控制模块03所包括的晶体管(其中上拉输出控制模块03可以包括多个晶体管，图1中仅示意性示出了上拉输出控制模块03所包括的一个晶体管)用于对上拉晶体管t01的栅极电位进行控制，下拉输出控制模块04所包括的晶体管(其中下拉输出控制模块04可以包括多个晶体管，图1中仅示意性示出了下拉输出控制模块04所包括的一个晶体管)用于对下拉晶体管t02的栅极电位进行控制。随着移位寄存器工作时间的延长，移位寄存器中各模块中的晶体管的阈值电压可能会产生漂移，漏电流也可能会增大，导致上拉输出模块01和/或下拉输出模块02所包括的晶体管的栅极电位不稳定，导致移位寄存器的输出信号不稳定。
42.基于上述原因，本发明实施例提供一种移位寄存器。在介绍本发明实施例的具体实施方案之前，首先对本发明各实施例移位寄存器用到的信号进行简要介绍。
43.其中，一帧内，第一时钟信号为包括多个高电位脉冲和多个低电位脉冲的信号，且高电位脉冲和低电位脉冲交替变换；一帧内，第二时钟信号也为包括多个高电位脉冲和多个低电位脉冲的信号，且高电位脉冲和低电位脉冲交替变换；其中第一时钟信号的高电位脉冲与第二时钟信号的低电位脉冲存在交叠，第一时钟信号的低电位脉冲和第二时钟信号的高电位脉冲信号存在交叠。可选的，第一时钟信号的高电位脉冲宽度与第二时钟信号的高电位脉冲宽度相等；第一时钟信号的低电位脉冲宽度与第二时钟信号的低电位脉冲宽度相等。
44.一帧内，起始信号为包括一个高电位脉冲和一个低电位脉冲的信号，其中高电位脉冲和低电位脉冲交替。
45.将上述第一时钟信号、第二时钟信号和起始信号统称为控制信号。其中，对于任一控制信号，控制信号中有效电位信号由控制信号所控制的移位寄存器中模块的器件类型决定，具体的，控制信号的有效电位信号为可以控制对应的器件导通的信号。示例性的，控制信号用于控制p型晶体管时，有效电位信号为低电位信号，控制信号用于控制n型晶体管时，
有效电位信号为高电位信号。
46.第一电位信号和第二电位信号均可以为固定不变的信号，第一电位信号和第二电位信号的电位相反，可选的，第一电位信号为高电位信号，第二电位信号为低电位信号；也可以是第一电位信号为低电位信号，第二电位信号为高电位信号。
47.可选的，对于各控制信号来说，高电位信号的电压大小可以相等，例如可以是+7v，低电位信号的电压大小也可以相等，例如可以是-7v。第一电位信号和第二电位信号中的高电位信号的电压大小也可以是+7v，低电位信号的电压大小也可以是-7v。
48.图2是本发明实施例提供的一种移位寄存器的结构示意图，参考图2，该移位寄存器包括第一输出控制模块110、第二输出控制模块120、第一输出模块130、第二输出模块140；第一输出控制模块110用于根据第一时钟信号ck1、第二时钟信号ck2、第二节点n2的电位控制起始信号sin和第一电位信号vgh向第一节点n1的传输，其中第一节点n1与第一输出模块130的控制端电连接，第二节点n2与第二输出模块140的控制端电连接；第二输出控制模块120包括第一输出控制单元121和第二输出控制单元122，第一输出控制单元121用于根据第一时钟信号ck1和第一节点n1的电位控制第一时钟信号ck1和第二电位信号vgl向第二节点n2的传输；第二输出控制单元122用于根据第二时钟信号ck2、移位寄存器的输出端out的输出信号控制第一电位信号vgh向第二节点n2的传输；第一输出模块130用于根据自身控制端的电位控制第二时钟信号ck2向移位寄存器的输出端out的传输；第二输出模块140用于根据自身控制端的电位控制第一电位信号vgh向移位寄存器的输出端out的传输。
49.其中，第一输出控制模块110用于根据第一时钟信号ck1、第二时钟信号ck2、第二节点n2的电位控制起始信号sin和第一电位信号vgh向第一节点n1的传输，可以指第一输出控制模块110根据第一时钟信号ck1来控制起始信号sin向第一节点n1的传输，具体的，第一时钟信号ck1为有效电位信号时，第一输出控制模块110将起始信号sin传输至第一节点n1；以及指第一输出控制模块110根据第二节点n2的电位和第二时钟信号ck2控制第一电位信号vgh向第一节点n1的传输，具体的，第二节点n2的电位为有效电位信号且第二时钟信号ck2为有效电位信号时，第一输出控制模块110将第一电位信号vgh传输至第一节点n1。
50.第二输出控制模块120包括第一输出控制单元121和第二输出控制单元122。其中第一输出控制单元121用于根据第一时钟信号ck1和第一节点n1的电位控制第一时钟信号ck1和第二电位信号vgl向第二节点n2的传输，可以指第一输出控制单元121根据第一节点n1的电位控制第一时钟信号ck1向第二节点n2的传输，具体的，第一节点n1的电位为有效电位信号时，第一输出控制单元121将第一时钟信号ck1传输至第二节点n2；以及指第一输出控制单元121根据第一节点n1的电位和第一时钟信号ck1控制第二电位信号vgl向第二节点n2的传输，具体的，在第一节点n1的电位为有效电位信号且第一时钟信号ck1为有效电位信号时，第一输出控制单元121将第二电位信号vgl传输至第二节点n2；以及指第一输出控制单元121根据第一时钟信号ck1控制第二电位信号vgl向第二节点n2的传输，具体的，第一时钟信号ck1为有效电位信号时，第一输出控制单元121将第二电位信号vgl传输至第二节点n2。
51.第二输出控制单元122用于根据第二时钟信号ck2、移位寄存器的输出端out的输出信号控制第一电位信号vgh向第二节点n2的传输，可以指第二时钟信号ck2为有效电位信号，且移位寄存器的输出端out的输出信号为有效电位信号时，第二输出控制单元122将第
一电位信号vgh传输至第二节点n2。本实施例中，对于第二输出模块140来说，第一电位信号vgh为无效电位信号，因此通过第二输出控制单元122在移位寄存器输出有效电位信号且第二时钟信号ck2为有效电位信号时，将第一电位信号vgh传输至第二节点n2，第二节点n2与第二输出模块140的控制端连接，使得第二输出模块140的控制端为第一电位信号vgh，进而保证第二输出模块140保持良好关断，使得移位寄存器输出有效电位信号时，无效电位信号(第一电位信号vgh)不会传输至移位寄存器的输出端out。因此，本实施例通过第二输出控制单元122的设置，使得移位寄存器输出有效电位信号时，第二输出模块140的控制端的电位可以保持为第一电位信号vgh(无效电位信号)，而不会出现现有技术中因为移位寄存器的晶体管的漏电流变化和阈值电压的漂移而无法保持电位的问题，进而保证第二输出模块140可以被良好关断，进而有利于提高输出信号的稳定性。
52.第一输出模块130用于根据自身控制端的电位控制第二时钟信号ck2向移位寄存器的输出端out的传输，可以指第一输出模块130的自身控制端的电位为有效电位信号时，第一输出模块130将第二时钟信号ck2传输至移位寄存器的输出端out。本实施例中，第一输出模块130的控制端与第一节点n1电连接，第一输出模块130的控制端与第一节点n1的电连接可以是直接电连接，也可以是间接电连接(即第一输出模块130的控制端与第一节点n1之间可以连接有开关元件，例如晶体管，开关元件可以是常开的)。因此，第一节点n1的电位为有效电位信号时，第一输出模块130的控制端的电位为有效电位信号。
53.第二输出模块140用于根据自身控制端的电位控制第一电位信号vgh向移位寄存器的输出端out的传输，可以指第二输出模块140的自身控制端的电位为有效电位信号时，第二输出模块140将第一电位信号vgh传输至移位寄存器的输出端out。本实施例中，第二输出模块140的控制端与第二节点n2电连接，第二输出模块140的控制端与第二节点n2的电连接可以是直接电连接，也可以是间接电连接(即第二输出模块140的控制端与第二节点n2之间可以连接有开关元件，例如晶体管，开关元件可以是常开的)。因此，第二节点n2的电位为有效电位信号时，第二输出模块140的控制端的电位为有效电位信号。
54.本实施例的移位寄存器，包括第一输出控制模块、第二输出控制模块、第一输出模块、第二输出模块，通过设置第二输出控制模块包括第一输出控制单元和第二输出控制单元，第一输出控制单元用于根据第一时钟信号和第一节点的电位控制第一时钟信号和第二电位信号向第二节点的传输；第二输出控制单元用于根据第二时钟信号、移位寄存器的输出端的输出信号控制第一电位信号向第二节点的传输。对于第二输出模块来说，第一电位信号为无效电位信号，因此通过第二输出控制单元在移位寄存器输出有效电位信号且第二时钟信号为有效电位信号时，将第一电位信号传输至第二节点，第二节点与第二输出模块的控制端连接，使得第二输出模块的控制端为第一电位信号(无效电位信号)，进而保证第二输出模块保持良好关断，使得移位寄存器输出有效电位信号时，无效电位信号(第一电位信号)不会传输至移位寄存器的输出端。因此，本实施例通过第二输出控制单元的设置，使得移位寄存器输出有效电位信号时，第二输出模块的控制端的电位可以保持为第一电位信号，因而不会出现现有技术中因为移位寄存器的晶体管的漏电流变化和阈值电压的漂移而无法保持电位的问题，进而保证第一输出模块输出有效电位信号时，第二输出模块可以被良好关断，进而有利于提高输出信号的稳定性。
55.图3是本发明实施例提供的另一种移位寄存器的结构示意图，参考图3，可选的，第
一输出控制模块110包括第三输出控制单元111和第四输出控制单元112；第三输出控制单元111用于根据第一时钟信号ck1控制起始信号sin向第一节点n1的传输；第四输出控制单元112用于根据第二时钟信号ck2、第二节点n2的电位控制第一电位信号vgh向第一节点n1的传输。
56.其中第三输出控制单元111用于第一时钟信号ck1控制起始信号sin向第一节点n1的传输，可以指第一时钟信号ck1为有效电位信号时，第一时钟信号ck1将起始信号sin传输至第一节点n1。第四输出控制单元112用于根据第二时钟信号ck2、第二节点n2的电位控制第一电位信号vgh向第一节点n1的传输，可以指第二时钟信号ck2为有效电位信号且第二节点n2的电位为有效电位信号时，第四输出控制单元112将第一电位信号vgh传输至第一节点n1。
57.继续参考图3，可选的，第三输出控制单元111包括第一晶体管t1，第一晶体管t1的栅极接入第一时钟信号ck1，第一晶体管t1的第一极接入起始信号sin，第一晶体管t1的第二极连接第一节点n1；第四输出控制单元112包括第二晶体管t2和第三晶体管t3，第二晶体管t2的栅极与第二节点n2电连接，第二晶体管t2的第一极接入第一电位信号vgh，第二晶体管t2的第二极与第三晶体管t3的第一极电连接；第三晶体管t3的栅极接入第二时钟信号ck2，第三晶体管t3的第二极与第一节点n1电连接。
58.其中，第一晶体管t1根据第一时钟信号ck1导通或关断，在第一时钟信号ck1为有效电位信号时，第一晶体管t1导通并将起始信号sin传输至第一节点n1。第二晶体管t2根据第二节点n2的电位导通或关断，在第二节点n2的电位为有效电位信号时，第二晶体管t2的导通将第一电位信号vgh传输至第三晶体管t3的第一极；第三晶体管t3根据第二时钟信号ck2导通或关断，在第二时钟信号ck2为有效电位信号时，第三晶体管t3导通并将第一极的电位信号传输至第一节点n1。因此，在第二节点n2的电位为有效电位信号且第二时钟信号ck2为有效电位信号时，第一电位信号vgh通过第二晶体管t2和第三晶体管t3传输至第一节点n1。
59.图4是本发明实施例提供的另一种移位寄存器的结构示意图，参考图4，可选的，第一输出控制单元121包括第一输出控制子单元1211、第二输出控制子单元1212和第三输出控制子单元1213；第一输出控制子单元1211用于根据第一节点n1的电位控制第一时钟信号ck1向第二节点n2的传输；第二输出控制子单元1212用于根据第一时钟信号ck1、第一节点n1的电位控制第二电位信号vgl向第二节点n2的传输；第三输出控制子单元1213用于根据第一时钟信号ck1控制第二电位信号vgl向第二节点n2的传输。
60.其中，第一输出控制子单元1211用于根据第一节点n1的电位控制第一时钟信号ck1向第二节点n2的传输，可以指第一节点n1的电位为有效电位信号时，第一输出控制子单元1211将第一时钟信号ck1传输至第二节点n2。第二输出控制子单元1212用于根据第一时钟信号ck1、第一节点n1的电位控制第二电位信号vgl向第二节点n2的传输，可以指第一时钟信号ck1为有效电位信号且第一节点n1的电位为有效电位信号时，第二输出控制子单元1212将第二电位信号vgl传输至第二节点n2。第三输出控制子单元1213用于根据第一时钟信号ck1控制第二电位信号vgl向第二节点n2的传输，可以指第一时钟信号ck1为有效电位信号时，第三输出控制子单元1213将第二电位信号vgl传输至第二节点n2。本实施例的移位寄存器，通过设置第一输出控制单元121包括第一输出控制子单元1211、第二输出控制子单
元1212和第三输出控制子单元1213，可以使得第一时钟信号ck1为有效电位信号(则此时第二时钟信号ck2为无效电位信号)且第一节点n1的电位为有效电位信号时，第二节点n2也可以保持为有效电位信号，进而保证第一时钟信号ck1为有效电位信号、第二时钟信号ck2为无效电位信号且第一节点n1的电位为有效电位信号时，第二时钟信号ck2的无效电位信号可以通过第一输出模块130输出，同时第一电位信号vgh(无效电位信号)可以通过第二输出模块140输出，进而保证输出信号的稳定性。
61.继续参考图4，可选的，第一输出控制子单元1211包括第四晶体管t4，第四晶体管t4的栅极与第一节点n1电连接，第四晶体管t4的第一极接入第一时钟信号ck1，第四晶体管t4的第二极与第二节点n2电连接。
62.具体的，第四晶体管t4根据第一节点n1的电位导通或关断，在第一节点n1的电位为有效电位信号时，第四晶体管t4导通并将第一时钟信号ck1传输至第二节点n2。
63.可选的，第二输出控制子单元1212包括第五晶体管t5和第六晶体管t6，第五晶体管t5的栅极与第一节点n1电连接，第五晶体管t5的第一极接入第二电位信号vgl，第五晶体管t5的第二极与第六晶体管t6的第一极电连接；第六晶体管t6的栅极接入第一时钟信号ck1，第六晶体管t6的第二极与第二节点n2电连接。
64.具体的，第五晶体管t5根据第一节点n1的电位导通或关断，在第一节点n1的电位为有效电位信号时，第五晶体管t5导通并将第二电位信号vgl传输至第六晶体管t6的第一极；第六晶体管t6根据第一时钟信号ck1导通或关断，在第一时钟信号ck1为有效电位信号时，第六晶体管t6导通并将自身第一极的电位信号传输至第二节点n2。因此，第一节点n1的电位为有效电位信号且第一时钟信号ck1为有效电位信号时，第二电位信号传输至第二节点n2。
65.可选的，第三输出控制子单元1213包括第七晶体管t7，第七晶体管t7的栅极接入第一时钟信号ck1，第七晶体管t7的第一极接入第二电位信号vgl，第七晶体管t7的第二极与第二节点n2电连接。
66.具体的，第七晶体管t7根据第一时钟信号ck1导通或关断，第一时钟信号ck1为有效电位信号时，第七晶体管t7导通并将第二电位信号vgl传输至第二节点n2。
67.图5是本发明实施例提供的另一种移位寄存器的结构示意图，参考图5，可选的，第二输出控制单元122包括第八晶体管t8和第九晶体管t9，第八晶体管t8的栅极接入第二时钟信号ck2，第八晶体管t8的第一极接入第一电位信号vgh，第八晶体管t8的第二极与第九晶体管t9的第一极电连接；第九晶体管t9的栅极与移位寄存器的输出端out电连接，第九晶体管t9的第二极与第二节点n2电连接。
68.具体的，第八晶体管t8根据第二时钟信号ck2导通或关断，第二时钟信号ck2为有效电位信号时，第八晶体管t8导通并将第一电位信号vgh传输至第九晶体管t9的第一极；第九晶体管t9根据移位寄存器的输出端out的输出信号导通或关断，输出信号为有效电位信号时，第九晶体管t9导通并将自身第一极的电位信号传输至第二节点n2。因此，第二时钟信号ck2和移位寄存器的输出端out的输出信号的电位信号为有效电位信号时，第一电位信号vgh通过第八晶体管t8和第九晶体管t9传输至第二节点n2。通过设置第二输出控制单元122包括第八晶体管t8和第九晶体管t9，使得第二输出控制单元在移位寄存器输出有效电位信号且第二时钟信号ck2为有效电位信号时，将第一电位信号vgh传输至第二节点n2，第二节
点n2与第二输出模块140的控制端连接，使得第二输出模块140的控制端为第一电位信号vgh(无效电位信号)，进而保证第二输出模块140保持良好关断，使得移位寄存器输出有效电位信号时，无效电位信号(第一电位信号)不会传输至移位寄存器的输出端out。
69.图6是本发明实施例提供的另一种移位寄存器的结构示意图，参考图6，可选的，第二输出控制单元122还用于根据第一时钟信号ck1、输出信号控制第二电位信号vgl向第二节点n2的传输。
70.具体的，在第一时钟信号ck1为有效电位信号且输出信号为有效电位信号时，第二输出控制单元122将第二电位信号传输至第二节点n2。
71.可选的，第二输出控制单元122还包括第十晶体管t10，第十晶体管t10的栅极接入第一时钟信号ck1，第十晶体管t10的第一极接入第二电位信号vgl，第十晶体管t10的第二极与第九晶体管t9的第一极电连接。
72.具体的，第十晶体管t10根据第一时钟信号ck1导通或者关断，第一时钟信号ck1为有效电位信号时，第十晶体管t10导通，将第二电位信号vgl传输至自身的第二极。并且，在第一时钟信号ck1为有效电位信号且移位寄存器的输出端out的输出信号为有效电位信号时，第十晶体管t10和第九晶体管t9均导通，第二电位信号通过第十晶体管t10和第九晶体管t9传输至第二节点n2。以有效电位信号为第二电位信号，第二电位信号为低电位信号为例，第十晶体管t10的设置，可以使得第一时钟信号ck1由高电位(无效电位信号)跳变为低电位(有效电位信号)，而移位寄存器的输出端out可能无法及时由低电位(有效电位信号)跳变为高电位(无效电位信号)时，第十晶体管t10响应低电位的第一时钟信号ck1导通，同时第九晶体管t9响应输出的低电位信号导通，使得第二电位信号vgl通过第十晶体管t10和第九晶体管t9传输至第二节点n2，进而使得第二节点n2的电位被拉至很低，使得第二输出模块140导通，第一电位信号vgh通过第二输出模块140输出，移位寄存器的输出端out可以快速被拉至无效电位信号，进而有利于提高输出信号的稳定性。
73.图7是本发明实施例提供的另一种移位寄存器的结构示意图，参考图7，可选的，第一输出模块130包括第十一晶体管t11和第一电容c1；
74.第十一晶体管t11的栅极作为第一输出模块130的控制端，第十一晶体管t11的第一极接入第二时钟信号ck2，第十一晶体管t11的第二极与移位寄存器的输出端out电连接；
75.第一电容c1的第一端与第十一晶体管t11的栅极电连接，第一电容c1的第二端与第十一晶体管t11的第二极电连接。
76.具体的，第十一晶体管t11根据自身栅极的电位导通或关断，在自身栅极的电位为有效电位信号时，第十一晶体管t11导通并将第二时钟信号ck2传输至移位寄存器的输出端out。第一电容c1可以对第十一晶体管t11的栅极电位进行存储，同时第一电容c1还具有自举作用，在移位寄存器的输出端out存在电位跳变时，第一电容c1可以将移位寄存器的输出端out的电位跳变量耦合到第十一晶体管t11的栅极。第一电容c1的设置，可以使得在第一输出模块130的控制端的电位可以随着移位寄存器的输出端out的电位变化跳变而发生变化，例如低电位信号为第一输出模块130的有效电位信号时，移位寄存器的输出端out的电位有高电位信号跳变为低电位信号时，第一输出模块130的控制端的电位可以被进一步拉低，进而保证第一输出模块130所包括的第十一晶体管t11的打开程度较为完全，进而有利于提高输出信号的稳定性，同时可以避免第十一晶体管t11阈值电压变化对输出信号的电
压大小的影响。
77.继续参考图7，可选的，第二输出模块140还包括第十二晶体管t12和第二电容c2；第十二晶体管t12的栅极与第二节点n2电连接，第十二晶体管t12的第一极接入第一电位信号vgh，第十二晶体管t12的第二极与移位寄存器的输出端out电连接。
78.具体的，第十二晶体管t12根据自身栅极的电位导通或关断，在自身栅极的电位为有效电位信号时，第十二晶体管t12导通并将第一电位信号vgh传输至移位寄存器的输出端out。第二电容c2可以对第十二晶体管t12的栅极电位进行存储。
79.图8是本发明实施例提供的另一种移位寄存器的结构示意图，参考图8，可选的，第一输出模块130还包括第十三晶体管t13，第十三晶体管t13的栅极与移位寄存器的输出端out电连接，第十三晶体管t13的第一极接入第二时钟信号ck2，第十三晶体管t13的第二极与移位寄存器的输出端out电连接。
80.具体的，设置第一输出模块130还包括第十三晶体管t13，在移位寄存器的输出端out输出的信号为有效电位信号时，第十三晶体管t13导通，进而使得移位寄存器输出端out输出有效电平信号时，可以通过第十三晶体管t13和第十一晶体管t11两个晶体管进行输出，有利于提高输出信号的稳定性。并且，图8所示移位寄存器结构，相当于第十三晶体管t13与第十一晶体管t11形成并联结构，进而使得并联后的电阻减小，使得输出信号的电压相对于第二时钟信号ck2下降的较小，保证输出信号的电压幅值下降较小。
81.图9是本发明实施例提供的另一种移位寄存器的结构示意图，参考图9，该移位寄存器包括第一输出控制模块110、第二输出控制模块120、第一输出模块130、第二输出模块140，第二输出控制模块120包括第一输出控制单元121和第二输出控制单元122，第一输出控制模块110包括第三输出控制单元111和第四输出控制单元112，第三输出控制单元111包括第一晶体管t1，第四输出控制单元112包括第二晶体管t2和第三晶体管t3；第一输出控制单元121包括第一输出控制子单元1211、第二输出控制子单元1212和第三输出控制子单元1213，第一输出控制子单元1211包括第四晶体管t4，第二输出控制子单元1212包括第五晶体管t5和第六晶体管t6，第三输出控制子单元1213包括第七晶体管t7；第二输出控制单元122包括第八晶体管t8和第九晶体管t9，第二输出控制单元122还可以包括第十晶体管t10；第一输出模块130包括第十一晶体管t11和第一电容c1，第一输出模块130还可以包括第十三晶体管t13；第二输出模块140还包括第十二晶体管t12和第二电容c2。移位寄存器还包括第十四晶体管t14和第十五晶体管t15，第十四晶体管t14的栅极接入第二电位信号vgl，第十四晶体管t14的第一极连接第一节点n1，第十四晶体管t14的第二极与第一输出模块130的控制端(第十一晶体管t11的栅极)电连接；第十五晶体管t15的栅极接入第二电位信号vgl，第十五晶体管t15的第一极连接第二节点n2，第十五晶体管t15的第二极与第二输出模块140的控制端(第十二晶体管t12的栅极)电连接。其中，对第十四晶体管t14和第十五晶体管t15来说，第二电位信号vgl可以为有效电位信号，因此第十四晶体管t14和第十五晶体管t15可以为常开晶体管。其中，移位寄存器所包括的各晶体管可以为p型晶体管，也可以为n型晶体管，图9中以移位寄存器中各晶体管均为p型晶体管为例进行示出，各晶体管为p型晶体管时，第一电位信号vgh为高电位信号，第二电位信号vgl为低电位信号，对各晶体管来说，有效电位信号均为低电位信号。
82.图10是本发明实施例提供的一种移位寄存器的工作时序图，该工作时序可适用于
图9所示移位寄存器。参考图9和图10，移位寄存器的工作过程包括多个阶段。
83.在第一阶段t1，起始信号sin为低电位，第一时钟信号ck1为低电位，第二时钟信号ck2为高电位。第一晶体管t1响应低电位的第一时钟信号ck1导通，将低电位的起始信号sin传输至第一节点n1，第一节点n1的低电位通过第十四晶体管t14传输至第十一晶体管t11的栅极，使得第十一晶体管t11响应自身电极的低电位导通，并将高电位的第二时钟信号ck2传输至移位寄存器的输出端out。第四晶体管t4响应第一节点n1的低电位导通，将低电位的第一时钟信号ck1传输至第二节点n2；第七晶体管t7响应第一时钟信号ck1的低电位导通，并将第二电位信号vgl(低电位信号)传输至第二节点n2；同时第五晶体管t5响应第一节点n1的低电位导通，第六晶体管t6响应低电位的第一时钟信号ck1导通，第二电位信号vgl(低电位信号)通过第五晶体管t5和第六晶体管t6传输至第二节点n2；第二节点n2的低电位通过常开的第十五晶体管t15传输至第十二晶体管t12的栅极，使得第十二晶体管t12导通，并将第一电位信号vgh(高电位信号)传输至移位寄存器的输出端out。即，在第一阶段，第一节点n1和第二节点n2的电位信号均为低电位信号，相应的，第十一晶体管t11和第十二晶体管t12均导通，第十一晶体管t11将高电位的第二时钟信号ck2传输至移位寄存器的输出端out，第十二晶体管t12将第一电位信号vgh(高电位信号)传输至移位寄存器的输出端out。
84.在第二阶段t2，起始信号sin为高电位，第一时钟信号ck1为高电位，第二时钟信号ck2为低电位。第一晶体管t1、第六晶体管t6、第七晶体管t7、第十晶体管t10响应高电位的第一时钟信号ck1关断。由于第一电容c1的存储保持作用，使得第十一晶体管t11的栅极电位保持为第一阶段的低电位，相应的，第一节点n1为低电位。第四晶体管t4响应第一节点n1的低电位导通，高电位的第一时钟信号ck1通过第四晶体管t4传输至第二节点n2，并通过常开的第十五晶体管t15传输至第十二晶体管t12的栅极，使得第十二晶体管t12关断。由于在第二阶段第十一晶体管t11的栅极保持为低电位，在第二阶段第十一晶体管t11导通，低电位的第二时钟信号ck2通过导通的第十一晶体管t11传输至移位寄存器的输出端out。因此在第一阶段t1和第二阶段t2交界时刻，移位寄存器输出端out的输出信号由高电位信号跳变为低电位信号，由于第一电容c1的自举作用，使得第十一晶体管t11的栅极被拉至更低的电位(示例性的，以高电位信号为+7v，低电位信号为-7v为例，考虑晶体管自身的阈值电压影响，在第一阶段后第十一晶体管t11的栅极电位为-5.3v，在进入第二阶段后，由于移位寄存器输出信号的跳变和第一电容c1发的自举作用，使得第十一晶体管t11的栅极电位被拉低至-19v左右)，进而使得第十一晶体管t11快速打开进入深线性区，使得第十一晶体管t11在进入第二阶段t2后可以迅速输出低电位信号并使低电位信号得到良好保持。
85.并且，在第十一晶体管t11将低电位的第二时钟信号ck2传输至移位寄存器的输出端out后，第十三晶体管t13响应低电位的输出信号导通，低电位的第二时钟信号ck2通过第十一晶体管t11和第十三晶体管t13两个晶体管传输至移位寄存器的输出端out，进而有利于提高输出信号的稳定性。并且，在第二阶段，第二时钟信号ck2为低电位信号，第八晶体管t8响应低电位的第二时钟信号ck2导通，同时第九晶体管t9响应输出的低电位信号导通，则第一电位信号vgh(高电位信号)通过导通的第八晶体管t8和第九晶体管t9传输至移位寄存器的第二节点n2，第二节点n2的高电位信号通过常开的第十五晶体管t15传输至第十二晶体管t12的栅极，进而使得第十一晶体管t11导通，输出低电位的第二时钟信号时，第二节点n2可以维持高电位信号，进而保证第十二晶体管t12处于良好关断状态，进而提高输出信号
的稳定性。
86.通过以上对移位寄存器的第一阶段t1和第二阶段t2的工作过程的分析可知，通过在第一阶段t1，将第一节点n1预拉低至低电位，使得进入第二阶段t2后，由于移位寄存器的输出信号的跳变和第一电容c1的自举，第一节点n1的电位被进一步拉低，进而保证第十一晶体管t11可以被完全打开，保证输出的低电位信号可以得到良好保持，提高输出信号的稳定性。
87.在第三阶段t3，起始信号sin为高电位，第一时钟信号ck1为低电位，第二时钟信号ck2为高电位。第一晶体管t1响应低电位的第一时钟信号ck1导通，高电位的起始信号sin通过第一晶体管t1传输至第一节点n1，并通过常开的第十四晶体管t14传输至第十一晶体管t11的栅极，使得第十一晶体管t11关断。同时第四晶体管t4、第五晶体管t5响应第一节点n1的高电位关断。第七晶体管t7响应低电位的第一时钟信号ck1导通，将第二电位信号vgl(低电位信号)传输至第二节点n2，并通过常开的第十五晶体管t15传输至第十二晶体管t12的栅极，使得第十二晶体管t12响应自身栅极的低电位导通并将第一电位信号vgh(高电位信号)传输至移位寄存器的输出端out。
88.还需说明的是，在第二阶段t2向第三阶段t3的转变时，第一时钟信号ck1由高电位跳变为低电位，而移位寄存器的输出端out可能无法及时由低电位跳变为高电位，使得第一时钟信号ck1和移位寄存器的输出端out存在同时为低电位的时刻，此时第十晶体管t10响应低电位的第一时钟信号ck1导通，同时第九晶体管t9响应输出的低电位信号导通，使得第二电位信号vgl通过第十晶体管t10和第九晶体管t9传输至第二节点n2，进而使得第二节点n2的电位被拉至很低，使得第十二晶体管t12导通，第一电位信号vgh通过第十二晶体管t12输出，保证移位寄存器的输出端out可以快速被拉至高电位，进而有利于提高输出信号的稳定性。
89.在第四阶段t4，起始信号sin为高电位，第一时钟信号ck1为高电位，第二时钟信号ck2为低电位。第一晶体管t1、第六晶体管t6、第七晶体管t7和第十晶体管t10响应第一时钟信号ck1的高电位关断。由于第二电容c2的保持作用，使得第十二晶体管t12的栅极保持第三阶段t3的低电位，第十二晶体管t12保持导通状态，将第一电位信号vgh(高电位信号)传输至移位寄存器的输出端out。第九晶体管t9响应移位寄存器输出的高电位信号关断。第二晶体管t2响应第二节点n2的低电位导通，第三晶体管t3响应低电位第二时钟信号ck2导通，第一电位信号vgh(高电位信号)通过导通的第二晶体管t2和第三晶体管t3传输至第一节点n1，并通过常开的第十四晶体管t14传输至第十一晶体管t11的栅极，使得第十一晶体管t11保持为关断状态。
90.本发明实施例还提供了一种栅极驱动电路，图11是本发明实施例提供的一种栅极驱动电路的结构示意图，参考图11，该栅极驱动电路包括多个如上述任意实施例中的移位寄存器100，多个移位寄存器100级联连接。
91.本实施例的栅极驱动电路，具备本发明上述任意实施例的移位寄存器所具有的有益效果，在此不再赘述。
92.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行
了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。