1.一种移位寄存器，其中，所述移位寄存器包括第一输入电路、第一输出电路、第一控制电路、第二控制电路；
2.根据权利要求1所述的移位寄存器，其中，所述第二控制电路包括耦合子电路、控制子电路；
3.根据权利要求2所述的移位寄存器，其中，所述控制子电路电连接所述第五节点、第九节点、第一时钟信号端，且用于响应所述第一时钟信号的选通电平将所述第九节点的电平加载至所述第五节点。
4.根据权利要求3所述的移位寄存器，其中，所述耦合子电路包括第三电容；所述第三电容电连接所述第五节点、第九节点，且用于将所述第五节点上的电平耦合至所述第九节点；
5.根据权利要求2所述的移位寄存器，其中，所述控制子电路电连接所述第五节点、第一时钟信号端，且用于响应所述第一时钟信号的选通电平将所述第一时钟信号加载至所述第五节点；
6.根据权利要求5所述的移位寄存器，其中，所述耦合子电路包括第三电容；所述第三电容电连接所述第五节点、第九节点，且用于将所述第五节点上的电平耦合至所述第九节点；
7.根据权利要求1所述的移位寄存器，其中，所述第二控制电路包括耦合子电路；所述耦合子电路电连接第五节点、第九节点，且用于将所述第五节点上的电平耦合至所述第九节点；所述第五节点用于与所述第一时钟信号端电连接。
8.根据权利要求7所述的移位寄存器，其中，所述耦合子电路包括第三电容；所述第三电容电连接所述第五节点、第九节点，且用于将所述第五节点上的电平耦合至所述第九节点；所述第五节点用于与所述第一时钟信号端电连接。
9.根据权利要求2-8任意一项所述的移位寄存器，其中，所述第二控制电路还包括第五晶体管；所述第五晶体管电连接第一电源电压端、第四节点、第五节点，且用于响应所述第四节点上的选通电平而将第一电源电压加载至所述第五节点。
10.根据权利要求2-8任意一项所述的移位寄存器，其中，所述第二控制电路还包括第四晶体管；
11.根据权利要求1所述的移位寄存器，其中，所述移位寄存器还包括第二输入电路、节点控制电路、复位电路、隔离电路、第二输出电路；
12.根据权利要求11所述的移位寄存器，其中，所述第一输入电路包括第一晶体管和第十四晶体管；
13.一种栅极驱动电路，包括如权利要求1-12任意一项所述的移位寄存器，其中；在相邻两级移位寄存器中，上一级移位寄存器的级输出端与下一级移位寄存器的输入信号端电连接。