阵列基板、信号线检测方法、显示面板及显示装置的制造方法
【技术领域】
[0001]本申请涉及显示技术领域，具体涉及一种阵列基板、信号线检测方法、显示面板及显示装置。
【背景技术】
[0002]传统的显示面板制作过程中，需要对制作好的阵列基板进行切割。切割时可能会造成阵列基板上的电极划伤，导致信号线短路或断路，使得显示面板无法正常进行信号转换和显示。因此，需要对切割后的阵列基板进行信号线的检测，以保证显示面板正常显示。
[0003]目前的检测方法主要包括以下几种:一种是在阵列基板上设置专门的检测区域，通过检测电路来检测栅线或数据线是否断路。这种方案占用了一部分排版空间，增加了阵列基板的面积。第二种方法是采用探针板在栅线或数据线的两端同时扎针来进行检测。这种方案对探针的尺寸和质量要求较高，成本较大。在另一种方法中，采用感应器来检测栅线或数据线上是否有脉冲信号。但这种方案适用于像素单元尺寸较大的显示面板，当像素单元的尺寸较小时，这种方案无法实现信号线短路或断路的检测。
【发明内容】
[0004]有鉴于此，期望能够提供一种检测成本低、精度高的阵列基板的信号线检测方法。进一步地，还期望所提供的检测方法能够节省排版空间。为了解决上述一个或多个问题。本申请提供了阵列基板、信号线检测方法、显示面板及显示装置。
[0005]第一方面，本申请提供了一种阵列基板，包括多条信号线和检测电路，所述检测电路包括控制电路、多个晶体管多条测试线和多条接收线;每一条测试线分别与至少一条信号线的一端连接;每个晶体管的第一极分别与一条信号线的另一端连接，栅极分别与控制电路的一个输出端连接，第二极分别与对应于信号线的一条接收线连接。
[0006]在一些可选的实现方式中，上述信号线包括:由所有奇数行的栅线组成的第一栅线组以及由所有偶数行的栅线组成的第二栅线组;和/或由所有奇数列的数据线组成的第一数据线组以及由所有偶数列的数据线组成的第二数据线组。
[0007]在一些可选的实现方式中，控制电路包括多个级联的移位寄存器。
[0008]第二方面，本申请提供了一种阵列基板的信号线检测方法，用于检测如本申请第一方面所提供的阵列基板，方法包括:通过测试线分别向多个信号线施加多个测试信号；向控制电路施加启动信号;逐级导通每一条信号线对应的晶体管;通过所述接收线接收信号。
[0009]在一些可选的实现方式中，启动信号为高电平信号。
[0010]在一些可选的实现方式中，上述信号线包括:由所有奇数行的栅线组成的第一栅线组以及由所有偶数行的栅线组成的第二栅线组;和/或由所有奇数列的数据线组成的第一数据线组以及由所有偶数列的数据线组成的第二数据线组。
[0011]在进一步的实现方式中，向第一栅线组施加周期性的第一栅线测试信号，向第二栅线组施加与第一栅线测试信号具有四分之一周期的延时的第二栅线测试信号；和/或向第一数据线组施加周期性的第一数据线测试信号，向第二数据线组施加与第一数据线测试信号具有四分之一周期的延时的第二数据线测试信号。
[0012]在进一步的实现方式中，每个晶体管导通的时间为测试信号的周期的四分之一。
[0013]在一些可选的实现方式中，接收线接收到的信号与施加在与接收线连接的信号线上的测试信号不一致，确定信号线发生短路或断路。
[0014]在进一步的实现方式中，第一栅线测试信号和/或所述第一数据线测试信号为方波信号。
[0015]在进一步的实现方式中，接收线接收到的信号在某一时序位置未发生与对应的测试信号一致的翻转，确定该时序位置对应的信号线发生断路;接收线接收到的信号在某一时序位置的幅值为测试信号幅值的二分之一，确定该时序位置对应的信号线与下一条信号线发生短路。
[0016]第三方面，本申请提供了一种显示面板，包括上述所提供的阵列基板。
[0017]第四方面，本申请提供了一种显示装置，包括上述所提供的显示面板。
[0018]本申请提供的阵列基板、信号线检测方法、显示面板及显示装置，通过向阵列基板中的信号线施加不同的测试信号，测试接收信号的相对关系，实现了阵列基板走线短路、断路的检测，降低了检测成本、提升了检测精度。
【附图说明】
[0019]通过阅读参照以下附图所作的对非限制性实施例详细描述，本申请的其它特征、目的和优点将会变得更明显:
[0020]图1是根据本申请一个实施例的阵列基板的结构示意图；
[0021]图2是根据本申请另一个实施例的阵列基板的结构示意图；
[0022]图3是根据本申请一个实施例的阵列基板的信号线检测方法的示意图；
[0023]图4是根据本申请实施例的奇数行栅线和偶数行栅线连接不同测试线的阵列基板的结构示意图；
[0024]图5是图4所示实施例的阵列基板的栅线检测的一种信号的示意图；
[0025]图6是图4所示实施例的阵列基板的栅线检测时第一条和第六条栅线断路的一种信号示意图；
[0026]图7是图4所示实施例的阵列基板的栅线检测时第一条栅线与第二条栅线短路的一种信号不意图；
[0027]图8是根据本申请实施例的奇数列数据线和偶数列数据线连接不同测试线的阵列基板的结构不意图；
[0028]图9是根据本申请实施例的再一个阵列基板的结构示意图；
[0029]图10是图9所示实施例的阵列基板的栅线检测的一种信号的示意图。
【具体实施方式】
[0030]下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
[0031]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0032]请参考图1，其示出了根据本申请一个实施例的阵列基板的结构示意图。如图1所示，在本实施例中，阵列基板可以包括多条信号线和检测电路，检测电路可以包括控制电路
13、多个晶体管14、多条测试线11以及多条接收线12。其中信号线可以包括栅线Gl、G2、63^611以及数据线51、52、53、-5111，其中11，111为正整数。如图1所示，每一条测试线11分别与至少一条作为信号线的栅线Gi的一端连接(其中? = 1，2，3，...η)，栅线Gi的另一端与一个晶体管14的第一极相连接。晶体管14的栅极与控制电路的一个输出端连接，晶体管14的第二极与对应于Gi的一条接收线12连接。
[0033]图1所示阵列基板包括两条测试线111、112及两条与测试线对应的接收线121、122。部分栅线的一端与测试线111连接，另一端通过晶体管与接收线121连接。