1、922、923接收到的信号RGl、RG2、RG3来判断栅线是否发生短路、断路。
[0064]进一步参考图10，其示出了图9所示实施例的阵列基板的栅线检测的一种信号的示意图。其中，61、62、63、64、65、66丨分别表示施加至每一条栅线的信号，1?1、1^2、1^3分别为第一条栅线Gl和第八条栅线G8断路时接收线921、922、923接收到的信号，1?；1’为第一条栅线Gl与第二条栅线G2短路时接收线921接收到的信号，RG2’为第二条栅线G2与第三条栅线G3短路时接收线922接收到的信号，RG3 ’为第三条栅线G3与第四条栅线G4短路时接收线923接收到的信号。如图10所示，以方波信号TGl、TG2和TG3作为输入信号，且TG2与TGl有六分之一周期的延时，TG3与TGl有三分之一周期的延时。当某一条栅线发生断路时，对应的接收线在该栅线对应的时序位置处接收到的信号不发生与测试信号一致的翻转；当两条相邻栅线发生短路时，对应的接收线在该栅线对应的时序位置处接收到的信号幅值为测试信号幅值的二分之一。因此可以根据接收到的信号是否发生翻转、幅值是否变化来判断栅线是否短路或断路，并根据接收到的信号与测试信号不一致的时序位置确定发生短路或断路的栅线位置。
[0065]以上结合图10描述了图9所示实施例中阵列基板的检测方法。同样地，可以将数据线也按照与图9中栅线类似的方法进行分组，并采用与图10类似或相同的测试信号进行数据线短路或断路的检测。
[0066]上述实施例中以测试信号为方波信号为例，描述了阵列基板的检测方法。可以理解，在实际应用时，可以采用多种不同形式的信号作为测试信号，例如正弦信号、周期性的脉冲信号等。在检测时，如果接收线接收到的信号与对应的测试信号不一致，则可以确定被检测的信号线发生了短路或断路。进一步地，可以通过控制电路控制每一级移位寄存器向晶体管施加高电平的时间，与测试信号相配合，确定出发生短路或断路的信号线位置，实现阵列基板走线的精确检测。
[0067]本申请还提供了一种显示面板，包括上述实施例所描述的阵列基板。
[0068]本申请还提供了一种显示器，包括上述实施例所描述的显示面板。
[0069]需要说明的是，上述实施例中所描述的晶体管的第一极可以为晶体管的源极和漏极中的一极，晶体管的第二极可以为晶体管的源极和漏极中的另一极。如果晶体管的源极为所述的第一极，则晶体管的漏极为所述的第二极;如果晶体管的漏极为所述的第一极，则晶体管的源极为所述的第二极。本申请对此没有限定。
[0070]本申请上述实施例所提供的阵列基板、信号线检测方法、显示面板及显示装置，通过在阵列基板中设置测试线和接收线，向阵列基板中的信号线施加不同的测试信号，测试接收信号的相对关系，实现了阵列基板走线短路、断路的检测，降低了检测成本、提升了检测精度。
[0071]以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
【主权项】
1.一种阵列基板，包括多条信号线和检测电路，其特征在于，所述检测电路包括控制电路、多个晶体管、多条测试线和多条接收线;每一条测试线分别与至少一条信号线的一端连接;每个晶体管的第一极分别与一条信号线的另一端连接，栅极分别与所述控制电路的一个输出端连接，第二极分别与对应于所述信号线的一条接收线连接。2.根据权利要求1所述的阵列基板，其特征在于，所述信号线包括: 由所有奇数行的栅线组成的第一栅线组以及由所有偶数行的栅线组成的第二栅线组；和/或 由所有奇数列的数据线组成的第一数据线组以及由所有偶数列的数据线组成的第二数据线组。3.根据权利要求1所述的阵列基板，其特征在于，所述控制电路包括多个级联的移位寄存器。4.一种阵列基板的信号线检测方法，用于检测如权利要求1-3任一项所述的阵列基板，所述方法包括: 通过测试线分别向多个信号线施加多个测试信号； 向控制电路施加启动信号； 逐级导通每一条信号线对应的晶体管； 通过所述接收线接收信号。5.根据权利要求4所述的方法，其特征在于，所述启动信号为高电平信号。6.根据权利要求4所述的方法，其特征在于，所述信号线包括: 由所有奇数行的栅线组成的第一栅线组以及由所有偶数行的栅线组成的第二栅线组；和/或 由所有奇数列的数据线组成的第一数据线组以及由所有偶数列的数据线组成的第二数据线组。7.根据权利要求6所述的方法，其特征在于，向第一栅线组施加周期性的第一栅线测试信号，向第二栅线组施加与第一栅线测试信号具有四分之一周期的延时的第二栅线测试信号;和/或 向第一数据线组施加周期性的第一数据线测试信号，向第二数据线组施加与第一数据线测试信号具有四分之一周期的延时的第二数据线测试信号。8.根据权利要求6所述的方法，其特征在于，每个晶体管导通的时间为所述测试信号的周期的四分之一。9.根据权利要求4所述的方法，其特征在于，所述接收线接收到的信号与施加在与所述接收线连接的信号线上的测试信号不一致，确定所述信号线发生短路或断路。10.根据权利要求7所述的方法，其特征在于，所述第一栅线测试信号和/或所述第一数据线测试信号为方波信号。11.根据权利要求10所述的方法，其特征在于，所述接收线接收到的信号在某一时序位置未发生与对应的测试信号一致的翻转，确定该时序位置对应的信号线发生断路； 所述接收线接收到的信号在某一时序位置的幅值为测试信号幅值的二分之一，确定该时序位置对应的信号线与下一条信号线发生短路。12.—种显示面板，其特征在于，包括如权利要求1-3任一所述的阵列基板。13.—种显示装置，其特征在于，包括权利要求12所述的显示面板。
【专利摘要】本申请公开了阵列基板、信号线检测方法、显示面板及显示装置。阵列基板包括多条信号线和检测电路，其中，检测电路包括控制电路、多个晶体管、多条测试线和多条接收线；每一条测试线分别与至少一条信号线的一端连接；每个晶体管的第一极分别与一条信号线的另一端连接，栅极分别与所述控制电路的一个输出端连接，第二极分别与对应于所述信号线的一条接收线连接。通过向阵列基板中的信号线施加不同的测试信号，测试接收信号与测试信号的对应关系，可以实现阵列基板走线短路、断路的检测，降低了检测成本、提升了阵列基板的检测精度。
【IPC分类】G09G3/00
【公开号】CN105575301
【申请号】CN201510958046
【发明人】赵剑, 陈江川
【申请人】上海天马微电子有限公司, 天马微电子股份有限公司
【公开日】2016年5月11日
【申请日】2015年12月18日