9] 在上述各实施例的基础上，可选的，所述阵列基板还包括金属走线保护部，位于所 述金属走线部上方并覆盖所述金属走线部。下面以数据线包括多个透明导电部以及多个金 属走线部时为例，进行详细介绍。图5为本发明实施例提供的又一种阵列基板的俯视图，图 6为图5中沿AA'的剖面示意图，如图5和图6所示，所述阵列基板包括：基板40 ;彼此绝缘 交叉的多条扫描线43和多条数据线44 ;其中，每条数据线44包括多个透明导电部441以及 多个金属走线部442,相邻的透明导电部441通过所述金属走线部442电连接。所述阵列基 板包括透光区41和非透光区42,所述数据线44的金属走线部442位于所述阵列基板的非 透光区42。所述阵列基板还包括位于所述金属走线部442上方并覆盖所述金属走线部442 的金属走线保护部443。设置金属走线保护部443的好处是可以保护所述金属走线保护部 443,避免后续工艺制作过程中蚀刻液、杂质离子渗入等对金属走线部443的损坏。
[0050] 优选的，所述金属走线保护部与所述透明导电部在同一制作工艺中，由同种材料 制成，这样可以减少一道制作工艺，进一步提高生产效率，同时，由于金属走线保护部与透 明导电部在同一制作工艺中，由同种材料制成，金属走线保护部与透明导电部为一个整体， 透明导电部可以通过金属走线保护部与金属走线部电连接在一起，从而增强透明导电部与 金属走线部的连接可靠性。
[0051] 需要说明的是，当所述扫描线包括多个透明导电部以及多个金属走线部时，还可 以在所述扫描线的金属走线部上方设置金属走线保护部，所述金属走线保护部覆盖所述金 属走线部，本发明实施例在此不作赘述。
[0052] 需要说明的是，对于上述实施例中，将每条扫描线和/或每条数据线设置为包括 多个透明导电部以及多个金属走线部，相邻的透明导电部通过所述金属走线部电连接；所 述阵列基板包括透光区和非透光区，所述扫描线和/或所述数据线的金属走线部位于所述 阵列基板的非透光区，上述结构的设置具体有多种实现方式。因为多条扫描线和多条数据 线彼此绝缘交叉，所以相邻两条扫描线的透明导电部具有间隙，或者，相邻两条数据线的透 明导电部具有间隙，上述间隙位置的设置有多种不同的方式，下面就各优选实施方式进行 详细描述。
[0053] 图7为本发明实施例提供的又一种阵列基板的俯视示意图，图8为图7中沿BB' 的剖面示意图，如图8和图7所示，所述阵列基板包括：基板50 ;彼此绝缘交叉的多条扫描 线53和多条数据线54 ;其中，每条数据线54括多个透明导电部541以及多个金属走线部 542,相邻的透明导电部541通过所述金属走线部542电连接。所述阵列基板包括非透光区 51和透光区52,所述数据线54的金属走线部542位于所述阵列基板的非透光区51。所述 阵列基板还包括同层绝缘间隔设置的像素电极55和公共电极56,相邻两条数据线54的透 明导电部541的间隙在所述基板50上的正投影与像素电极55的中间区域在所述基板上的 正投影至少部分重合。同层绝缘间隔设置的像素电极55和公共电极56能够产生边缘场， 可以获得宽视角的显示，但采用该种结构的阵列基板制作的显示面板，由于像素电极55的 中间区域处的液晶分子排列杂乱，容易出现黑色畴线，因此将相邻两条数据线54的透明导 电部541的间隙设置在黑色畴线的正上方，即相邻两条数据线54的透明导电部541的间隙 在所述基板上的正投影与像素电极55的中间区域在所述基板上的正投影至少部分重合， 可以防止工艺波动导致部分产品相邻两条数据线的透明导电部的间隙刻缝可见问题。
[0054] 图9为本发明实施例提供的又一种阵列基板的俯视示意图，图10为图9中沿BB' 的剖面示意图，如图9和图10所示，所述阵列基板包括：基板60 ;彼此绝缘交叉的多条扫描 线63和多条数据线64 ;其中，每条数据线64括多个透明导电部641以及多个金属走线部 642,相邻的透明导电部641通过所述金属走线部642电连接。所述阵列基板包括非透光区 61和透光区62,所述数据线64的金属走线部642位于所述阵列基板的非透光区61。与上 述实施例不同的是，所述阵列基板还包括同层绝缘间隔设置的像素电极65和公共电极66， 相邻两条数据线63的透明导电部641的间隙在所述基板上的正投影与公共电极66的中间 区域在所述基板上的正投影至少部分重合。与上述实施例类似，同层绝缘间隔设置的像素 电极65和公共电极66可以产生边缘场，以增加显示视角，但公共电极66的中间区域也容 易出现黑色畴线，因此还可以将相邻两条数据线63的透明导电部641的间隙设置在公共电 极66的中间区域的正上方，也即相邻两条数据线63的透明导电部641的间隙在所述基板 上的正投影与公共电极66的中间区域在所述基板上的正投影至少部分重合，本实施例也 可以防止工艺波动导致部分产品相邻两条数据线的透明导电部的间隙刻缝可见问题。
[0055] 图11为本发明实施例提供的又一种阵列基板的剖面示意图，与上述各实施例不 同的是，所述阵列基板还包括异层绝缘设置的像素电极75和公共电极76。所述像素电极 75具有多个第一刻缝751。由于第一刻缝751处液晶分子排列杂乱，容易出现黑色畴线，因 此，设置相邻两条扫描线73的透明导电部731的间隙在所述基板上的正投影，与所述第一 刻缝751在所述基板70上的正投影至少部分重合。
[0056] 图12为本发明实施例提供的又一种阵列基板的剖面示意图，如图12所示，所述阵 列基板还包括异层绝缘设置的像素电极75和公共电极76。所述像素电极75具有多个第一 刻缝751。由于像素电极75的中间区域处液晶分子排列杂乱，容易出现黑色畴线，因此，设 置相邻两条扫描线73的透明导电部731的间隙在所述基板70上的正投影，与像素电极75 的中间区域在所述基板70上的正投影至少部分重合。
[0057] 图13为本发明实施例提供的又一种阵列基板的剖面示意图，如图13所示，所述阵 列基板还包括异层绝缘设置的像素电极85和公共电极86。述像素电极85具有多个第一刻 缝851，所述公共电极86具有多个第二刻缝861。由于第一刻缝851处液晶分子排列杂乱， 容易出现黑色畴线，因此，相邻两条数据线的透明导电部851的间隙在所述基板80上的正 投影，与所述第一刻缝851在所述基板80上的正投影至少部分重合。
[0058] 图14为本发明实施例提供的又一种阵列基板的剖面示意图，如图14所示，所述阵 列基板还包括异层绝缘设置的像素电极85和公共电极86。述像素电极85具有多个第一刻 缝851，所述公共电极86具有多个第二刻缝861。由于第二刻缝861处液晶分子排列杂乱， 容易出现黑色畴线，因此，相邻两条数据线的透明导电部851的间隙在所述基板80上的正 投影，与所述第二刻缝861在所述基板80上的正投影至少部分重合。
[0059] 需要说明的是，图11-图14示例性的设置公共电极位于所述像素电极上方，而并 非对本发明的限制，在其他实施例中，还可以将所述公共电极设置于所述像素电极下方。
[0060] 需要说明的是，上述各实施例中图6-图14示例性的以数据线包括多个透明导电 部以及多个金属走线部时为例，具体介绍数据线的透明导电部与像素电极、公共电极之间 位置的设置方式，类似的，当所述扫描线包括多个透明导电部以及多个金属走线部时，所述 阵列基板的像素电极和公共电极可以为同层绝缘设置，相邻两条扫描线的透明导电部的间 隙在所述基板上的正投影，与公共电极的中间区域在所述基板上的正投影或像素电极的中 间区域在所述基板上的正投影至少部分重合。当所述扫描线包括多个透明导电部以及多个 金属走线部时，所述阵列基板的像素电极和公共电极还可以为异层绝缘设置，所述公共电 极为面电极，所述像素电极具有多个第一刻缝，相邻两条扫描线的透明导电部的间隙在所 述基板上的正投影，与所述第一刻缝在所述基板上的正投影或者与像素电极的中间区域在 所述基板上的正投影至少部分重合。当所述扫描线包括多个透明导电部以及多个金属走线 部时，所述阵列基板的像素电极和公共电极还可以为异层绝缘设置，所述像素电极具有多 个第一刻缝，所述公共电极具有多个第二刻缝，相邻两条扫描线的透明导电部的间隙在所 述基板上的正投影，与所述第一刻缝或者所述第二刻缝在所述基板上的正投影至少部分重 合。
[0061] 在上述各实施例的基础上，所述阵列基板还包括位于数据线或扫描线所在膜层， 与像素电极或公共电极所在膜层之间的平坦化层。
[0062] 进一步的，所述平坦化层的厚度为2_3um，这样设置的好处是可以减小数据线或扫 描线与像素电极或公共电极的寄生电容，避免信号之间的干扰与耦合。
[0063] 本发明实施例还提供一种阵列基板的制作方法，用于所述方法适用于制备上述各 实施例所述的阵列基板，具体的，所述方法包括：
[0064] 首先，在基板上形成扫描线或数据线的多个金属走线部；
[0065] 接着，形成所述扫描线或所述数据线的多个透明导电部；
[0066] 其中，每条扫描线或