80]因此，在本实施例中，所述第一导电插塞(Tll?T14)到所述栅极403的距离dl大于所述第二导电插塞(T21?T24)到所述栅极403的距离d2，所述第三导电插塞(T31?T34)到所述栅极403的距离d3大于所述第四导电插塞(T41?T44)到所述栅极403的距离d4。所述第五导电插塞T5与所述栅极403的连接端以及所述第六导电插塞T6与所述栅极403的连接端位于所述栅极403的同一侧，所述第五导电插塞T5与所述栅极403的连接端到所述栅极403的中心的距离大于所述第六导电插塞T6与所述栅极403的连接端到所述栅极403的中心的距离。其中，所述栅极403的中心为所述栅极403的表面的几何中心。
[0081]本发明实施例提供的MOS晶体管的测试结构，所述MOS晶体管的源极401、漏极402以及栅极403均分别与两个测试电极相连，其中，一个测试电极作为驱动电极，另一个测试电极作为感应电极。测试所述MOS晶体管的电阻时，通过所述第一驱动电极FS、第二驱动电极FD以及第三驱动电极SG对所述源极401、漏极402以及栅极403提供驱动电压，通过所述第一感应电极SS、第二感应电极SD以及第三感应电极SG感应所述源极401、漏极402以及栅极403的电压。由于提供驱动和测试是分开进行的，无大电流流过所述第一感应电极SS、第二感应电极SD以及第三感应电极SG，消除了因测试电极的寄生电阻和导电插塞的寄生电阻对测试结果的影响，提高了测试MOS晶体管电阻的精确度。
[0082]以下对如何采用本实施例的MOS晶体管的测试结构测试所述MOS晶体管的电阻进行详细说明。图7是本发明实施方式的测试所述MOS晶体管的源漏串联电阻Rm的流程示意图。参考图7，测试所述MOS晶体管的源漏串联电阻Rm包括:
[0083]步骤Sll:施加源极电压Vs至所述第一驱动电极FS，施加漏极电压Vd至所述第二驱动电极FD，施加栅极电压Vg至所述第三驱动电极FG。通常，对所述第一驱动电极FS施加的源极电压Vs为0V。
[0084]步骤S12:测试所述第一感应电极SS的电位、所述第二感应电极SD的电位以及所述第三感应电极SG的电位以获得栅源电压Vgs和漏源电压Vds，测试从所述第二驱动电极FD流向所述第一驱动电极FS的电流以获得漏极电流Id。具体地，测试所述第一感应电极SS的电位、所述第二感应电极SD的电位以及所述第三感应电极SG的电位时，采用具有高输入阻抗的测量仪器，无大电流流过所述第一感应电极SS、所述第二感应电极SD、所述第三感应电极SG、所述第二导电插塞(T21?T24)、所述第四导电插塞(T21?T24)以及所述第六导电插塞T6，所述第一感应电极SS的电位即为所述源极401的电位，所述第二感应电极SD的电位即为所述漏极402的电位，所述第三感应电极SG的电位即为所述栅极403的电位。因此，所述栅源电压Vgs等于所述第三感应电极SG的电位减所述第一感应电极SS的电位，所述漏源电压Vds等于所述第二感应电极SG的电位减所述第一感应电极SS的电位。
[0085]步骤Sll和步骤S12为电压及电流获得步骤，适于获得所述MOS晶体管的栅源电压Vgs、漏源电压Vds以及漏极电流Id。
[0086]步骤S13:根据所述MOS晶体管的源漏串联电阻Rm等于所述漏源电压Vds比上所述漏极电流Id获得所述MOS晶体管的源漏串联电阻。需要说明的是，根据所述MOS晶体管的特性，所述源漏串联电阻Rm的电阻值跟随所述栅极电压Vg的电压值变化，即施加不同电压值的栅极电压Vg，获得的所述源漏串联电阻Rm的电阻值也不同。
[0087]采用本实施例的MOS晶体管的测试结构还可以测试所述MOS晶体管的转移特性曲线和输出特性曲线。具体地，测试所述MOS晶体管的转移特性曲线和输出特性曲线包括:
[0088]改变所述源极电压Vs、漏极电压Vd以及栅极电压Vg的电压值，重复执行所述电压及电流获得步骤，即重复执行步骤Sll和步骤S12，获得不同电流值的漏极电流Id以及不同电压值的栅源电压Vgs和漏源电压Vds。根据不同电流值的漏极电流Id及其对应的不同电压值的栅源电压Vgs获得所述MOS晶体管的转移特性曲线，根据不同电流值的漏极电流Id及其对应的不同电压值的漏极电压Vds获得所述MOS晶体管的输出特性曲线。本领域技术人员知晓如何根据不同电流值的漏极电流Id及其对应的不同电压值的栅源电压Vgs获得所述MOS晶体管的转移特性曲线，也知晓如何根据不同电流值的漏极电流Id及其对应的不同电压值的漏源电压Vds获得所述MOS晶体管的输出特性曲线，在此不再赘述。
[0089]采用本实施例的MOS晶体管的测试结构还可以测试所述沟道寄生电阻Rch。具体地，测试所述MOS晶体管的沟道寄生电阻Rch包括:
[0090]设置所述第二导电插塞(T21?T24)到所述栅极403的距离d2以及所述第四导电插塞(T41?T44)到所述栅极403的距离d4均为可调距离d0。
[0091]执行电阻获得步骤，以获得所述MOS晶体管的源漏串联电阻Rm。所述电阻获得步骤包括:施加源极电压Vs至所述第一驱动电极FS，施加漏极电压Vd至所述第二驱动电极FD，施加栅极电压Vg至所述第三驱动电极FG ;测试所述第一感应电极SS的电位以及所述第二感应电极SD的电位以获得漏源电压Vds，测试从所述第二驱动电极FD流向所述第一驱动电极的FS电流以获得漏极电流Id ;根据所述MOS晶体管的源漏串联电阻Rm等于所述漏源电压Vds比上所述漏极电流Id获得所述MOS晶体管的源漏串联电阻Rm。所述电阻获得步骤与步骤Sll?步骤S13类似，具体操作可参考对步骤Sll?步骤S13的描述，在此不再赘述。
[0092]改变所述可调距离d0的距离值，重复执行所述电阻获得步骤，以获得所述MOS晶体管的源漏串联电阻Rm随所述可调距离d0变化的特性曲线。具体地，参考图8，以X轴为所述可调距离d0、Y轴为所述MOS晶体管的源漏串联电阻Rm建立二维坐标系；根据所述可调距离d0的不同距离值及其对应的MOS晶体管的源漏串联电阻Rm的电阻值在所述二维坐标系中作出离散点；对所述离散点进行线性拟合，获得所述MOS晶体管的源漏串联电阻Rm随所述可调距离d0变化的特性曲线LI I。
[0093]对所述离散点进行线性拟合有多种方式，最为简单的一种即为两点确定一条直线，因此，重复执行一次所述电阻获得步骤就可获得所述特性曲线LU。重复执行所述电阻获得步骤的次数可根据实际需求进行确定，重复次数越多，获得的离散点越多，获得的所述特性曲线Lll也更为精确。
[0094]由于所述第二导电插塞(T21?T24)到所述栅极403的距离d2以及所述第四导电插塞(T41?T44)到所述栅极403的距离d4均等于所述可调距离d0，所述源极寄生电阻Rs和所述漏极寄生电阻Rd的电阻值相等。因此:rm=rch+2*rs,其中,rm为所述MOS晶体管的源漏串联电阻Rm的电阻值，rch为所述沟道寄生电阻Rch的电阻值，rs为所述源极寄生电阻Rs的电阻值，亦即所述漏极寄生电阻Rd的电阻值。
[0095]所述源极寄生电阻Rs随所述可调距离d0呈线性关系变化，因此:rm=rch+2*k*X，k为所述特性曲线Lll的斜率值，X为所述可调距离d0的距离值。当所述可调距离d0的距离值X为O时，所述MOS晶体管的源漏串联电阻Rm与所述沟道寄生电阻Rch相等，因此，所述沟道寄生电阻Rch的电阻值rch为所述特性曲线Lll与Y轴的交点对应的纵坐标值。
[0096]采用本实施例的MOS晶体管的测试结构还可以测试所述MOS晶体管的最小源极寄生电阻，所述MOS晶体管的最小源极寄生电阻是指所述第二导电插塞(T21?T24)到所述栅极403的距离为最小安全距离时的源极寄生电阻Rs。所述最小安全距离是指两个导体间保持绝缘的最小距离，即所述第二导电插塞(T21?T24)与所述栅极403保持绝缘的最小距离。具体地，测试所述MOS晶体管的最小源极寄生电阻包括:
[0097]设置所述第二导电插塞(T21?T24)到所述栅极403的距离为最小安全距离，设置所述第四导电插塞(T41?T44)到所述栅极403的距离为可调距离d0。
[0098]执行电阻获得步骤，以获得所述MOS晶体管的源漏串联电阻Rm。所述电阻获得步骤包括:施加源极电压Vs至所述第一驱动电极FS，施加漏极电压Vd至所述第二驱动电极FD，施加栅极电压Vg至所述第三驱动电极FG ;测试所述第一感应电极SS的电位以及所述第二感应电极SD的电位以获得漏源电压Vds，测试从所述第二驱动电极FD流向所述第一驱动电极的FS电流以获得漏极电流Id ;根据所述MOS晶体管的源漏串联电阻Rm等于所述漏源电压Vds比上所述漏极电流Id获得所述MOS晶体管的源漏串联电阻Rm。所述电阻获得步骤与步骤Sll?步骤S13类似，具体操作可参考对步骤Sll?步骤S13的描述，在此不再赘述。
[0099]改变所述可调距离d0的距离值，重复执行所述电阻获得步骤，以获得所述MOS晶体管的源漏串联电阻Rm随所述可调距离d0变化的特性曲线。具体地，参考图9，以X轴为所述可调距离d0、Y轴为所述MOS晶体管的源漏串联电阻Rm建立二维坐标系；根据所述可调距离d0的不同距离值及其对应的MOS晶体管的源漏串联电阻Rm的电阻值在所述二维坐标系中作出离散点；对所述离散点进行