塞连接至所述栅极。
2.如权利要求1所述的MOS晶体管的测试结构，其特征在于，所述第一导电插塞的数量、所述第二导电插塞的数量、所述第三导电插塞的数量以及所述第四导电插塞的数量均为至少两个；每个第一导电插塞到所述栅极的距离相等；每个第二导电插塞到所述栅极的距离相等；每个第三导电插塞到所述栅极的距离相等；每个第四导电插塞到所述栅极的距离相等。
3.如权利要求1或2所述的MOS晶体管的测试结构，其特征在于，所述第一导电插塞到所述栅极的距离大于所述第二导电插塞到所述栅极的距离，所述第三导电插塞到所述栅极的距离大于所述第四导电插塞到所述栅极的距离。
4.如权利要求1所述的MOS晶体管的测试结构，其特征在于，所述第五导电插塞与所述栅极的连接端以及所述第六导电插塞与所述栅极的连接端位于所述栅极的同一侧。
5.如权利要求4所述的MOS晶体管的测试结构，其特征在于，所述第五导电插塞与所述栅极的连接端到所述栅极的中心的距离大于所述第六导电插塞与所述栅极的连接端到所述栅极的中心的距离。
6.如权利要求1所述的MOS晶体管的测试结构，其特征在于，还包括第四感应电极和第五感应电极；所述第四感应电极连接至所述第一驱动电极，所述第五感应电极连接至所述第二驱动电极。
7.—种MOS晶体管的测试方法，基于权利要求1至5任一项所述的MOS晶体管的测试结构，其特征在于，包括: 执行电压及电流获得步骤，以获得所述MOS晶体管的栅源电压、漏源电压以及漏极电流； 其中，所述电压及电流获得步骤包括: 施加源极电压至所述第一驱动电极，施加漏极电压至所述第二驱动电极，施加栅极电压至所述第三驱动电极； 测试所述第一感应电极的电位、所述第二感应电极的电位以及所述第三感应电极的电位以获得所述栅源电压和所述漏源电压，测试从所述第二驱动电极流向所述第一驱动电极的电流以获得所述漏极电流。
8.如权利要求7所述的MOS晶体管的测试方法，其特征在于，还包括:根据所述MOS晶体管的源漏串联电阻等于所述漏源电压比上所述漏极电流获得所述MOS晶体管的源漏串联电阻。
9.如权利要求7所述的MOS晶体管的测试方法，其特征在于，还包括:改变所述源极电压、漏极电压以及栅极电压的电压值，重复执行所述电压及电流获得步骤，以获得所述MOS晶体管的转移特性曲线和输出特性曲线。
10.一种MOS晶体管的测试方法，基于权利要求1至5任一项所述的MOS晶体管的测试结构，其特征在于，包括: 设置所述第二导电插塞到所述栅极的距离以及所述第四导电插塞到所述栅极的距离均为可调距离； 执行电阻获得步骤，以获得所述MOS晶体管的源漏串联电阻； 改变所述可调距离的距离值，重复执行所述电阻获得步骤，以获得所述MOS晶体管的源漏串联电阻随所述可调距离变化的特性曲线； 根据所述MOS晶体管的源漏串联电阻随所述可调距离变化的特性曲线，所述MOS晶体管的沟道寄生电阻等于所述可调距离的距离值为零时对应的所述MOS晶体管的源漏串联电阻； 其中，所述电阻获得步骤包括: 施加源极电压至所述第一驱动电极，施加漏极电压至所述第二驱动电极，施加栅极电压至所述第三驱动电极； 测试所述第一感应电极的电位以及所述第二感应电极的电位以获得漏源电压，测试从所述第二驱动电极流向所述第一驱动电极的电流以获得漏极电流； 根据所述MOS晶体管的源漏串联电阻等于所述漏源电压比上所述漏极电流获得所述MOS晶体管的源漏串联电阻。
11.如权利要求10所述的MOS晶体管的测试方法，其特征在于，所述获得所述MOS晶体管的源漏串联电阻随所述可调距离变化的特性曲线包括: 以X轴为所述可调距离、Y轴为所述MOS晶体管的源漏串联电阻建立二维坐标系； 根据所述可调距离的不同距离值及其对应的MOS晶体管的源漏串联电阻的电阻值在所述二维坐标系中作出离散点； 对所述离散点进行线性拟合，获得所述MOS晶体管的源漏串联电阻随所述可调距离变化的特性曲线。
12.—种MOS晶体管的测试方法，基于权利要求1至5任一项所述的MOS晶体管的测试结构，其特征在于，包括: 设置所述第二导电插塞到所述栅极的距离为最小安全距离，设置所述第四导电插塞到所述栅极的距离为可调距离； 执行电阻获得步骤，以获得所述MOS晶体管的源漏串联电阻； 改变所述可调距离的距离值，重复执行所述电阻获得步骤，以获得所述MOS晶体管的源漏串联电阻随所述可调距离变化的特性曲线； 根据所述MOS晶体管的源漏串联电阻随所述可调距离变化的特性曲线，所述MOS晶体管的最小源极寄生电阻与沟道寄生电阻之和等于所述可调距离的距离值为零时对应的所述MOS晶体管的源漏串联电阻； 其中，所述电阻获得步骤包括: 施加源极电压至所述第一驱动电极，施加漏极电压至所述第二驱动电极，施加栅极电压至所述第三驱动电极； 测试所述第一感应电极的电位以及所述第二感应电极的电位以获得漏源电压，测试从所述第二驱动电极流向所述第一驱动电极的电流以获得漏极电流； 根据所述MOS晶体管的源漏串联电阻等于所述漏源电压比上所述漏极电流获得所述MOS晶体管的源漏串联电阻。
13.如权利要求12所述的MOS晶体管的测试方法，其特征在于，所述获得所述MOS晶体管的源漏串联电阻随所述可调距离变化的特性曲线包括: 以X轴为所述可调距离、Y轴为所述MOS晶体管的源漏串联电阻建立二维坐标系； 根据所述可调距离的不同距离值及其对应的MOS晶体管的源漏串联电阻的电阻值在所述二维坐标系中作出离散点； 对所述离散点进行线性拟合，获得所述MOS晶体管的源漏串联电阻随所述可调距离变化的特性曲线。
14.一种MOS晶体管的测试方法，基于权利要求1至5任一项所述的MOS晶体管的测试结构，其特征在于，包括: 设置所述第四导电插塞到所述栅极的距离为最小安全距离，设置所述第二导电插塞到所述栅极的距离为可调距离； 执行电阻获得步骤，以获得所述MOS晶体管的源漏串联电阻； 改变所述可调距离的距离值，重复执行所述电阻获得步骤，以获得所述MOS晶体管的源漏串联电阻随所述可调距离变化的特性曲线； 根据所述MOS晶体管的源漏串联电阻随所述可调距离变化的特性曲线，所述MOS晶体管的最小漏极寄生电阻与沟道寄生电阻之和等于所述可调距离的距离值为零时对应的所述MOS晶体管的源漏串联电阻； 其中，所述电阻获得步骤包括: 施加源极电压至所述第一驱动电极，施加漏极电压至所述第二驱动电极，施加栅极电压至所述第三驱动电极； 测试所述第一感应电极的电位以及所述第二感应电极的电位以获得漏源电压，测试从所述第二驱动电极流向所述第一驱动电极的电流以获得漏极电流； 根据所述MOS晶体管的源漏串联电阻等于所述漏源电压比上所述漏极电流获得所述MOS晶体管的源漏串联电阻。
15.如权利要求14所述的MOS晶体管的测试方法，其特征在于，所述获得所述MOS晶体管的源漏串联电阻随所述可调距离变化的特性曲线包括: 以X轴为所述可调距离、Y轴为所述MOS晶体管的源漏串联电阻建立二维坐标系； 根据所述可调距离的不同距离值及其对应的MOS晶体管的源漏串联电阻的电阻值在所述二维坐标系中作出离散点； 对所述离散点进行线性拟合，获得所述MOS晶体管的源漏串联电阻随所述可调距离变化的特性曲线。
16.一种MOS晶体管的测试方法，基于权利要求6所述的MOS晶体管的测试结构，其特征在于，包括: 施加源极电压至所述第一驱动电极，施加漏极电压至所述第二驱动电极，施加栅极电压至所述第三驱动电极； 测试所述第一感应电极的电位、所述第二感应电极的电位、所述第四感应电极的电位以及所述第五感应电极的电位以获得第一漏源电压和第二漏源电压，测试从所述第二驱动电极流向所述第一驱动电极的电流以获得漏极电流，其中，所述第一漏源电压等于所述第二感应电极的电位减所述第一感应电极的电位，所述第二漏源电压等于所述第五感应电极的电位减所述第四感应电极的电位； 根据所述MOS晶体管的源漏串联电阻等于所述第一漏源电压比上所述漏极电流获得所述MOS晶体管的源漏串联电阻； 根据所述MOS晶体管的源漏串联电阻、所述第一导电插塞的寄生电阻以及所述第三导电插塞的寄生电阻之和等于所述第二漏源电压比上所述漏极电流，获得所述第一导电插塞的寄生电阻和所述第三导电插塞的寄生电阻之和。
【专利摘要】一种MOS晶体管的测试结构及测试方法。所述MOS晶体管包括衬底、源极、漏极以及栅极，所述MOS晶体管的测试结构包括：第一驱动电极，通过第一导电插塞连接至所述源极；第一感应电极，通过第二导电插塞连接至所述源极；第二驱动电极，通过第三导电插塞连接至所述漏极；第二感应电极，通过第四导电插塞连接至所述漏极；第三驱动电极，通过第五导电插塞连接至所述栅极；第三感应电极，通过第六导电插塞连接至所述栅极。本发明提供的MOS晶体管的测试结构和测试方法，消除了因测试电极的寄生电阻和导电插塞的寄生电阻对测试结果的影响，提高了测试MOS晶体管电阻的精确度。
【IPC分类】G01R27-02, G01R31-26
【公开号】CN104808126
【申请号】CN201410042176
【发明人】甘正浩
【申请人】中芯国际集成电路制造(上海)有限公司, 中芯国际集成电路制造(北京)有限公司
【公开日】2015年7月29日
【申请日】2014年1月28日